半导体存储器件制造技术

本发明专利技术公开了一种半导体存储器件，所述半导体存储器件包括(部分地)：第一数据I/O块和第二数据I/O块。在写入操作期间，第一数据I/O块将经由第一焊盘供应的输入数据传送第一全局I/O线，并且还产生写入内部信号。第二数据I/O块响应于监控使能信号而将写入内部信号传送到第二焊盘。在读取操作期间，第一数据I/O块将数据从第一全局I/O线供应到第一焊盘，并且还产生读取内部信号。第二数据I/O块响应于监控使能信号而将读取内部信号传送到第二焊盘。

Semiconductor storage device

The present invention discloses a semiconductor storage device, the semiconductor memory component includes (part): a first data I/O block and a second data I/O block. During the writing operation, the first data I/O block transfers the first global I/O line through the input data supplied by the first welding disk, and also produces an internal signal. The second data I/O block responds to the power signal and sends the written internal signal to the second pad in response to the monitoring of the energy signal. During the reading operation, the first data I/O block supplies the data from the first global I/O line to the first welding disk, and also produces the read internal signal. The second data I/O block is transmitted to the second pad in response to the monitoring enabled signal and the read internal signal.

【技术实现步骤摘要】
半导体存储器件本申请是申请日为2013年1月24日、申请号为CN201310027791.2、专利技术名称为“半导体存储器件”的中国专利技术专利申请的分案申请。
本专利技术的实施例涉及一种半导体存储器件。
技术介绍
计算机系统或电子通信系统随着存储容量的增加和这些系统中所使用的半导体存储器件的更低的制造成本而继续进步。具体地，半导体存储器件的高集成密度可以带来半导体存储器件的大容量数据存储。半导体存储器件(例如动态随机存取存储(DRAM)器件)可以被配置成包括沿着行和列排列成彼此相交叉的多个字线和多个位线，并且多个存储器单元可以设置在字线和位线的相应的交叉点处。DRAM器件的每个存储器单元可以被配置成包括单个单元晶体管和单个电容器，并且DRAM器件的存储器单元可以构成一个或更多个存储器单元块。在下文中简要地描述DRAM器件的操作。如果互补的(例如，反相的)行地址选通(/RAS)信号在激活操作期间被使能，则可以将经由行地址缓冲器供应的行地址信号译码，以执行在单元块中选择一个字线的行译码操作。在这种情况下，如果与选中的字线电连接的存储器单元中的数据被加载到包括位线和互补位线的位线对上，则可以将通知感测放大器操作的时间点的信号使能，以驱动被行地址信号选中的单元块的感测放大器驱动电路。另外，感测放大器的偏置电位可以被感测放大器驱动电路改变成核心电位(Vcore)或接地电位(Vss)，并且感测放大器可以操作。如果感测放大器操作，则可以将位线电位和互补位线电位之间的小电位差放大成具有大电位差。随后，如果执行读取操作，则可以将由感测放大器放大的至少一个位线数据经由被列地址信号选中并导通的列传送晶体管传送到输入/输出(I/O)线。此外，如果执行写入操作，则可以将经由I/O线供应的数据经由被列地址信号选中并导通的列传送晶体管加载到位线上，并且可以将位线上的数据经由被选中的字线导通的至少一个单元晶体管储存在存储器单元中。如上所述，半导体存储器件可以在写入模式中操作以将数据储存在存储器单元中，或者在读取操作中操作以读取储存在存储器单元中的数据。当执行写入操作和读取操作时，可以在半导体存储器件中产生多个内部信号。
技术实现思路
示例性实施例针对一种半导体存储器件。根据一些实施例，一种半导体存储器件包括：第一数据I/O块和第二数据I/O块。第一数据I/O块执行写入操作以将经由第一焊盘供应的第一输入数据传送到第一全局I/O线，并且还产生写入内部信号。第二数据I/O块响应于监控使能信号而将写入内部信号传送到第二焊盘。根据另一些实施例，一种半导体存储器件包括：第一数据I/O块和第二数据I/O块。第一数据I/O块执行读取操作，由此将第一全局I/O线上的数据供应到第一焊盘。第一数据I/O块在读取操作期间产生读取内部信号。第二数据I/O块响应于监控使能信号而将读取内部信号传送到第二焊盘。根据另一些实施例，一种半导体存储器件包括：第一数据输入块、第二数据输入块以及数据I/O块。第一数据输入块缓冲经由第一焊盘供应的第一输入数据，以产生第一内部输入数据。另外，第一数据输入块执行第一写入操作，以将第一内部输入数据加载到第一全局I/O线。此外，第一数据输入块在第一写入操作期间产生写入内部信号。第二数据输入块缓冲经由第二焊盘供应的第二输入数据，以产生第二内部输入数据。第二数据输入块执行第二写入操作，以将第二内部输入数据加载到第二全局I/O线上。数据I/O块响应于监控使能信号而将写入内部信号传送到第三焊盘。数据I/O块执行第三写入操作，以将第二内部输入数据加载到第三全局I/O线上。根据本专利技术的一个实施例的操作半导体存储器件的方法包括(部分地)以下步骤：执行写入操作以将第一输入数据从第一焊盘传送到第一全局I/O线；在写入操作期间产生写入内部信号；以及响应于监控使能信号而将写入内部信号传送到第二焊盘。根据本专利技术的另一个实施例的操作半导体存储器件的方法包括(部分地)以下步骤：执行读取操作以将数据从第一全局I/O线供应到第一焊盘；产生读取内部信号；以及响应于监控使能信号而将读取内部信号传送到第二焊盘。根据本专利技术的另一个实施例的操作半导体存储器件的方法包括(部分地)以下步骤：缓冲经由第一焊盘供应的第一输入数据，以产生第一内部输入数据；在第一写入操作期间将第一内部输入数据加载到第一全局I/O线上；在第一写入操作期间产生写入内部信号；缓冲经由第二焊盘供应的第二输入数据，以产生第二内部输入数据；执行第二写入操作以将第二内部输入数据加载到第二全局I/O线上；响应于监控使能信号而将写入内部信号传送到第三焊盘；以及执行第三写入操作以将第二内部输入数据加载到第三全局I/O线上。附图说明结合附图和所附详细描述，本专利技术构思的实施例将变得更加清楚，其中：图1是根据一个实施例的半导体存储器件的框图；图2是图1的半导体存储器件的第一监控信号发生器的一个实例的电路图；图3是图1的半导体存储器件的第一输出单元的一个实例的电路图；图4是根据另一个实施例的半导体存储器件的框图；图5是根据本专利技术的另一个实施例的半导体存储器件的框图；以及图6是图5的半导体存储器件的选择输入单元的一个实例的电路图。具体实施方式在下文中将参照附图来描述本专利技术构思的实施例。然而，本文描述的实施例仅是出于说明的目的，并非意图限制本专利技术构思的范围。图1是根据一个实施例的半导体存储器件的框图。如图1所示，半导体存储器件可以被配置成包括第一数据I/O块1和第二数据I/O块2。第一数据I/O块1可以被配置成包括：第一焊盘11、第一输入缓冲器12、第一写入路径单元13、第一读取路径单元14、第一监控信号发生器15以及第一输出单元16。第二数据I/O块2可以被配置成包括：第二焊盘21、第二输入缓冲器22、第二写入路径单元23、第二读取路径单元24、第二监控信号发生器25以及第二输出单元26。第一输入缓冲器12可以在第一数据I/O块1在写入模式中操作时缓冲经由第一焊盘11供应的第一输入数据DIN1以产生第一内部输入数据INT_DIN1。第一写入路径单元13可以在第一数据I/O块1在写入模式中操作时驱动第一全局I/O线GIO1以将第一内部输入数据INT_DIN1传送到第一全局I/O线GIO1。第一写入路径单元13还可以在第一内部输入数据INT_DIN1被传送到第一全局I/O线GIO1时产生并输出写入内部信号WT_INT。第一读取路径单元14可以在第一数据I/O块1在读取模式中操作时从加载到第一全局I/O线GIO1上的数据接收第一内部输出数据RDATA1和FDATA1。第一监控信号发生器15可以在监控使能信号M_EN被使能时缓冲读取内部信号RD_INT以产生第一监控信号MS1。第一输出单元16可以响应于监控使能信号M_EN而选择性地输出第一内部输出数据RDATA1和FDATA1或第一监控信号MS1作为第一输出数据DOUT1。第一输出数据DOUT1可以经由第一焊盘11供应。第一输出单元16可以在监控使能信号M_EN被使能时输出第一监控信号MS1作为第一输出数据DOUT1。第一输出单元16可以在监控使能信号M_EN被禁止时与内部时钟信号RCLK和FCLK同步地输出第一内部输出数据RDATA1和FDATA1作为第一输出数据DOUT1。监控使能信号本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：第一数据输入块，所述第一数据输入块被配置成：缓冲经由第一焊盘供应的第一输入数据以产生第一内部输入数据；在第一写入操作期间将所述第一内部输入数据加载到第一全局I/O线上；以及在所述第一写入操作期间产生写入内部信号；第二数据输入块，所述第二数据输入块被配置成：缓冲经由第二焊盘供应的第二输入数据以产生第二内部输入数据；执行第二写入操作以将所述第二内部输入数据加载到第二全局I/O线上；以及数据I/O块，所述数据I/O块被配置成：响应于监控使能信号而将所述写入内部信号传送到第三焊盘；以及执行第三写入操作以将所述第二内部输入数据加载到第三全局I/O线上。

【技术特征摘要】
2012.08.20 KR 10-2012-00909341.一种半导体存储器件，包括：第一数据输入块，所述第一数据输入块被配置成：缓冲经由第一焊盘供应的第一输入数据以产生第一内部输入数据；在第一写入操作期间将所述第一内部输入数据加载到第一全局I/O线上；以及在所述第一写入操作期间产生写入内部信号；第二数据输入块，所述第二数据输入块被配置成：缓冲经由第二焊盘供应的第二输入数据以产生第二内部输入数据；执行第二写入操作以将所述第二内部输入数据加载到第二全局I/O线上；以及数据I/O块，所述数据I/O块被配置成：响应于监控使能信号而将所述写入内部信号传送到第三焊盘；以及执行第三写入操作以将所述第二内部输入数据加载到第三全局I/O线上。2.如权利要求1所述的半导体存储器件，其中，所述第一数据输入块包括：第一输入缓冲器，所述第一输入缓冲器被配置成：缓冲经由所述第一焊盘供应的所述第一输入数据；以及在所述第一写入操作期间输出所述第一内部输入数据；以及第一写入路径单元，所述第一写入路径单元被配置成：在所述第一写入操作期间响应于所述第一内部输入数据而驱动所述第一全局I/O线；以及当所述第一全局I/O线被驱动时产生所述写入内部信号。3.如权利要求2所述的半导体存储器件，其中，所述第二数据输入块包括：第二输入缓冲器，所述第二输入缓冲器被配置成：缓冲经由所述第二焊盘供应的所述第二输入数据；以及在所述第二写入操作期间输出所述第二内部输入数据；以及第二写入路径单元，所述第二写入路径...

【专利技术属性】
技术研发人员：金珍儿，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR