NFC的通用实现电路及芯片制造技术

本发明专利技术公开了一种NFC的通用实现电路及芯片。该电路包括：下行电路，其输出端与协议处理电路的输入端连接，用于根据协议处理电路的下行模式控制信号配置成标签模式、读卡器模式或点对点模式，并处理下行信号形成下行数据，输出到协议处理电路；协议处理电路，其输出端与上行电路的输入端连接，其上行电路模式控制信号输出端与上行电路的控制端连接，并对下行数据进行协议处理生成对应的上行数据，并输出到上行电路；上行电路，用于根据上行模式控制信号配置成标签模式、读卡器模式或点对点模式，对上行数据进行处理生成上行信号，并输出。本发明专利技术实现了通过同一个通道实现NFC的三种工作模式，提高了NFC的兼容性、集成度和适应性。

【技术实现步骤摘要】
NFC的通用实现电路及芯片
本专利技术实施例涉及近场通信技术，尤其涉及一种NFC的通用实现电路及芯片。
技术介绍
NFC(NearFieldCommunication，近场通信)由飞利浦半导体、诺基亚和索尼共同研制开发，其基础是RFID(RadioFrequencyIdentification，无线射频识别，简称射频识别)及互连技术。NFC是一种短距高频的无线电技术，在13.56MHz频率运行于10厘米距离内。NFC的工作模式包括三种：标签模式、读卡器模式和点对点模式(P2Pmode)。采用主动和被动两种读取模式。通常这三种模式需要各自对应的设备来实现，从而对NFC的兼容和集成带来困难。
技术实现思路
有鉴于此，本专利技术实施例提供一种NFC的通用实现电路及芯片，以提高NFC的集成度和兼容性。第一方面，本专利技术实施例提供了一种NFC的通用实现电路，所述电路包括：下行电路、协议处理电路和上行电路；所述下行电路，其输出端与所述协议处理电路的输入端连接，时钟输出端与所述上行电路的时钟输入端连接，控制端与所述协议处理电路的下行电路模式控制信号输出端连接，用于根据协议处理电路的下行模式控制信号配置成标签模式、读卡器模式或点对点模式，并处理所述下行信号形成下行数据，输出到协议处理电路，并输出时钟信号给所述上行电路；所述协议处理电路，其输出端与所述上行电路的输入端连接，其上行电路模式控制信号输出端与所述上行电路的控制端连接，用于输出下行模式控制信号给所述下行电路，输出上行模式控制信号给所述上行电路，并对所述下行数据进行协议处理生成对应的上行数据，并输出到所述上行电路；所述上行电路，用于根据所述上行模式控制信号配置成标签模式、读卡器模式或点对点模式，根据所述时钟信号对所述上行数据进行处理生成上行信号，并输出。第二方面，本专利技术实施例还提供了一种NFC的通用实现芯片，所述芯片包括：如本专利技术任一实施例所述的NFC的通用实现电路。本专利技术实施例的技术方案，通过下行电路、协议处理电话和上行电路均可以配置成标签模式、读卡器模式和点对点模式，从而实现了通过同一个通道实现NFC的三种工作模式，提高了NFC的兼容性、集成度和适应性，在各种系统中加入全NFC功能也相对容易。附图说明图1是本专利技术实施例一提供的一种NFC的通用实现电路的结构示意图；图2是本专利技术实施例提供的NFC的通用实现电路中的下行电路的结构示意图；图3是本专利技术实施例提供的NFC的通用实现电路中的上行电路的结构示意图；图4是本专利技术实施例提供的NFC的通用实现电路中的协议处理电路的结构示意图；图5是本专利技术实施例二提供的一种NFC的通用实现电路的结构示意图；图6是本专利技术实施例提供的NFC的通用实现电路中的滤波匹配电路的结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部内容。实施例一图1是本专利技术实施例一提供的一种NFC的通用实现电路的结构示意图，如图1所示，本实施例所述的NFC的通用实现电路包括下行电路10、协议处理电路20和上行电路30。其中，下行电路10，其输出端与协议处理电路20的输入端连接，时钟输出端与上行电路30的时钟输入端连接，控制端与协议处理电路20的下行电路模式控制信号输出端连接，用于根据协议处理电路20的下行模式控制信号配置成标签模式、读卡器模式或点对点模式，并处理所述下行信号形成下行数据，输出到协议处理电路20，并输出时钟信号给上行电路30；协议处理电路20，其输出端与上行电路30的输入端连接，其上行电路模式控制信号输出端与上行电路30的控制端连接，用于输出下行模式控制信号给下行电路10，输出上行模式控制信号给上行电路30，并对所述下行数据进行协议处理生成对应的上行数据，并输出到上行电路30；上行电路30，用于根据所述上行模式控制信号配置成标签模式、读卡器模式或点对点模式，根据所述时钟信号对所述上行数据进行处理生成上行信号，并输出。下行电路10的输入端还可以与所述NFC的通用实现电路之外的滤波匹配电路的下行端连接，上行电路30的输出端与该滤波匹配电路的上行端连接。其中，下行电路110、协议处理电路120和上行电路130均可以配置成标签模式、读卡器模式或点对点模式，而点对点模式在接收数据的下行阶段类似于标签模式，在发送数据的上行阶段类似于读卡器模式。该NFC的通用实现电路的工作原理：当NFC的通用实现电路用作标签模式时，滤波匹配电路输出的下行信号是一台读卡器发出的经过载波调制的指令信号，此时下行电路10设置成标签模式将此下行信号解调，生成下行数据，输出给协议处理电路20，协议处理电路20对该下行数据进行标签模式的协议处理，生成上行数据，即生成标签的返回数据信号，经过上行电路30的处理输出上行信号给滤波匹配电路，并通过天线返回给外部读卡器；当NFC的通用实现电路用作读卡器模式时，滤波匹配电路输出的下行信号是外部标签返回的信号，此时下行电路10设置成读卡器模式将此下行信号解调后生成下行数据送给协议处理电路20，协议处理电路20对下行数据进行读卡器模式的协议处理，生成上行数据，经过上行电路30对该上行数据去调制载波后形成上行信号通过滤波匹配电路和天线发出给外部标签；当电路用作点对点模式时，下行信号为对方对等者(peer)的返回信号，由于对方对等者的返回信号通过类似读卡器的方式发出，下行电路10此时配置成标签模式的下行电路，协议处理电路20在接收下行电路10输出的下行数据时遵循类似标签的方式，并对下行数据进行点对点模式的协议处理，生成上行数据，而在返回给上行电路30时遵循的是类似读卡器的方式，上行电路30输出上行信号，并加载到滤波匹配电路通过天线返回给对方对等者。本实施例的技术方案，通过下行电路、协议处理电话和上行电路均可以配置成标签模式、读卡器模式和点对点模式，从而实现了通过同一个通道实现NFC的三种工作模式，提高了NFC的兼容性、集成度和适应性，在各种系统中加入全NFC功能也相对容易。图2是本专利技术实施例提供的NFC的通用实现电路中的下行电路的结构示意图。在上述技术方案的基础上，如图2所示，下行电路10可选包括：第一时钟输出模块11、第二时钟输出模块12、下混频模块13和滤波放大模块14。其中，第一时钟输出模块11的输入端接收所述下行信号的输入，输出端与下混频模块13的第二输入端和上行电路30的时钟输入端连接，用于在配置成标签模式或点对点模式时提取所述下行信号中的载波时钟，并在载波停止时保持所述载波时钟的频率，将所述载波时钟的第一时钟信号输出到下混频模块13，并在配置成标签模式时将所述第一时钟信号输出到上行电路30的时钟输入端；第二时钟输出模块12的输出端与下混频模块13的第二输入端和上行电路30的时钟输入端连接，用于在配置成读卡器模式时，输出第二时钟信号给下混频模块13和上行电路30的时钟输入端，或在配置成点对点模式时，输出第二时钟信号给上行电路30的时钟输入端；下混频模块13的第一输入端接收所述下行信号的输入，输出端与滤波放大模块14连接，用于将所述下行信号和所述第一时钟信号或所述第二时钟信号进行本文档来自技高网...

【技术保护点】
一种NFC的通用实现电路，其特征在于，所述电路包括：下行电路、协议处理电路和上行电路；所述下行电路，其输出端与所述协议处理电路的输入端连接，时钟输出端与所述上行电路的时钟输入端连接，控制端与所述协议处理电路的下行电路模式控制信号输出端连接，用于根据协议处理电路的下行模式控制信号配置成标签模式、读卡器模式或点对点模式，并处理所述下行信号形成下行数据，输出到协议处理电路，并输出时钟信号给所述上行电路；所述协议处理电路，其输出端与所述上行电路的输入端连接，其上行电路模式控制信号输出端与所述上行电路的控制端连接，用于输出下行模式控制信号给所述下行电路，输出上行模式控制信号给所述上行电路，并对所述下行数据进行协议处理生成对应的上行数据，并输出到所述上行电路；所述上行电路，用于根据所述上行模式控制信号配置成标签模式、读卡器模式或点对点模式，根据所述时钟信号对所述上行数据进行处理生成上行信号，并输出。

【技术特征摘要】
1.一种NFC的通用实现电路，其特征在于，所述电路包括：下行电路、协议处理电路和上行电路；所述下行电路，其输出端与所述协议处理电路的输入端连接，时钟输出端与所述上行电路的时钟输入端连接，控制端与所述协议处理电路的下行电路模式控制信号输出端连接，用于根据协议处理电路的下行模式控制信号配置成标签模式、读卡器模式或点对点模式，并处理所述下行信号形成下行数据，输出到协议处理电路，并输出时钟信号给所述上行电路；所述协议处理电路，其输出端与所述上行电路的输入端连接，其上行电路模式控制信号输出端与所述上行电路的控制端连接，用于输出下行模式控制信号给所述下行电路，输出上行模式控制信号给所述上行电路，并对所述下行数据进行协议处理生成对应的上行数据，并输出到所述上行电路；所述上行电路，用于根据所述上行模式控制信号配置成标签模式、读卡器模式或点对点模式，根据所述时钟信号对所述上行数据进行处理生成上行信号，并输出。2.根据权利要求1所述的NFC的通用实现电路，其特征在于，所述下行电路包括：第一时钟输出模块、第二时钟输出模块、下混频模块和滤波放大模块；其中，所述第一时钟输出模块的输入端接收所述下行信号的输入，输出端与所述下混频模块的第二输入端和所述上行电路的时钟输入端连接，用于在配置成标签模式或点对点模式时提取所述下行信号中的载波时钟，并在载波停止时保持所述载波时钟的频率，将所述载波时钟的第一时钟信号输出到所述下混频模块，并在配置成标签模式时将所述第一时钟信号输出到所述上行电路的时钟输入端；所述第二时钟输出模块的输出端与所述下混频模块的第二输入端和所述上行电路的时钟输入端连接，用于在配置成读卡器模式时，输出第二时钟信号给所述下混频模块和所述上行电路的时钟输入端，或在配置成点对点模式时，输出第二时钟信号给所述上行电路的时钟输入端；所述下混频模块的第一输入端接收所述下行信号的输入，输出端与所述滤波放大模块连接，用于将所述下行信号和所述第一时钟信号或所述第二时钟信号进行下混频，并输出下混频信号给所述滤波放大模块；所述滤波放大模块的输出端与所述协议处理电路的输入端连接，用于对所述下混频信号进行滤波放大，并得到下行数据，输出给所述协议处理电路。3.根据权利要求2所述的NFC的通用实现电路，其特征在于，所述第一时钟输出模块包括载波停止检测单元、时钟提取单元、锁频单元和第一开关；所述载波停止检测单元的输入端接收所述下行信号的输入，输出端与所述锁频单元的锁频端连接，用于检测所述下行信号中是否有载波停止，并输出对应的检测标志给所述锁频单元；所述时钟提取单元的输入端接收所述下行信号的输入，输出端与所述锁频单元的输入端连接，用于从所述下行信号中提取载波时钟，并输出给所述锁频单元；所述锁频单元的输出端与所述第一开关的第一端连接，用于根据所述检测标志在载波停止时保持锁定所述载波时钟的频率，并在所述第一开关闭合时输出锁定的所述载波时钟形成的第一时钟信号；所述第一开关的控制端与所述协议处理电路的下行电路模式控制信号输出端连接，第二端分别与所述下混频模块和所述上行电路的时钟输入端连接，用于在配置成标签模式时闭合。4.根据权利要求2所述的NFC的通用实现电路，其特征在于，所述第二时钟输出模块包括低噪声振荡器和第二开关；所述低噪声振荡器的输出端与所述第二开关的第一端连接，用于产生第二时钟信号，并在所述第二开关闭合时输出所述第二时钟信号；所述第二开关的控制端与所述协议处理电路的上行电路模式控制信号输出端连接，第二端...

【专利技术属性】
技术研发人员：沈仲汉，佘磊，任文亮，
申请(专利权)人：上海坤锐电子科技有限公司，
类型：发明
国别省市：上海,31