一种半导体器件及其制造方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制造方法、电子装置。所述半导体器件包括：鳍片；栅极结构，位于所述鳍片的上方并环绕所述鳍片设置；虚拟鳍片，位于所述栅极结构两侧的源漏区域的外侧并且与所述鳍片间隔设置；源漏外延层，位于所述源漏区域上且沿所述栅极结构的方向延伸，所述源漏外延层同时覆盖所述鳍片和所述虚拟鳍片。本发明专利技术所述半导体器件中所述栅极结构两侧的源漏区域的外侧设置若干虚拟鳍片，所述虚拟鳍片位于沟道位置的部分切割去除，仅保留源漏区外侧的部分，从而增加了源漏的外延区域，通过所述源漏外延层的设置可以增加接触结构的面积，从而显著的减小了接触电阻，使所述半导体器件的性能和良率均得到极大的提高。

A semiconductor device and its manufacturing method and electronic device

The invention relates to a semiconductor device, a manufacturing method and an electronic device. The semiconductor device includes a fin; a gate structure is positioned above the fin and surrounds the fins arranged; virtual fins positioned outside the gate structure on both sides of the source drain region and the fins are arranged at intervals; the source drain epitaxial layer, located in the source drain region and extends along the gate structure and the direction of the source drain epitaxial layer covers the fin and the virtual. Outside the gate structure on both sides of the semiconductor devices in the source drain region is provided with a plurality of virtual fins, the virtual channel portion of the fin located position cutting removal, retaining only the source and drain regions of the lateral part, thereby increasing the epitaxial region source drain, drain epitaxial layer through the source can be set increase the contact structure of the area, thereby significantly reducing the contact resistance and the performance of the semiconductor device and the yield have been greatly improved.

【技术实现步骤摘要】
一种半导体器件及其制造方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。随着3DFinFET器件的不断缩小，接触电阻的减小成为器件性能提高的主要挑战，其中，所述接触孔区域中接触电阻的减小是非常关键的，但是这会降低半导体器件的寄生电容，并且如果增加接触孔的尺寸，则会造成接触孔和多晶硅的桥连。因此，目前需要对目前所述半导体器件的制备方法做进一步的改进，以便消除上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术提供了一种半导体器件，所述半导体器件包括：鳍片；栅极结构，位于所述鳍片的上方并环绕所述鳍片设置；虚拟鳍片，位于所述栅极结构两侧的源漏区域的外侧并且与所述鳍片间隔设置；源漏外延层，位于所述源漏区域上且沿所述栅极结构的方向延伸，所述源漏外延层同时覆盖所述鳍片和所述虚拟鳍片。可选地，所述半导体器件包括分别位于源极区域两侧的第一虚拟鳍片和第二虚拟鳍片。可选地，所述半导体器件包括分别位于漏极区域两侧的第三虚拟鳍片和第四虚拟鳍片。可选地，所述第一虚拟鳍片和第三虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片结构位于鳍片沟道区域的部分去除形成。可选地，所述第二虚拟鳍片和第四虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片结构位于鳍片沟道区域的部分去除形成。可选地，所述半导体器件还包括半导体衬底，在所述半导体衬底上还形成有覆盖部分所述鳍片的隔离材料层，以形成目标高度的所述鳍片。可选地，所述隔离材料层中形成有沿所述鳍片方向延伸的凹槽，所述栅极结构部分位于所述凹槽中，所述虚拟鳍片位于所述凹槽的两侧。可选地，所述半导体器件还包括位于所述源漏外延层上的接触结构。本专利技术还提供了一种半导体器件的制造方法，所述方法包括：形成平行设置的鳍片和位于所述鳍片两侧的第一虚拟鳍片结构和第二虚拟鳍片结构；去除与所述鳍片拟形成沟道的区域相对位置处的第一虚拟鳍片结构部分和第二虚拟鳍片结构部分，以形成第一虚拟鳍片、第二虚拟鳍片、第三虚拟鳍片和第四虚拟鳍片；沉积隔离材料层并回蚀刻，以在拟形成的所述沟道的区域形成凹槽；形成栅极结构，所述栅极结构部分覆盖所述凹槽；在所述栅极结构两侧的所述鳍片和所述虚拟鳍片上形成源漏外延层；在所述源漏外延层上形成接触结构。本专利技术还提供了一种电子装置，所述电子装置包括上述的半导体器件。为了解决目前工艺中存在的上述问题，本专利技术提供了一种半导体器件，所述半导器件包括鳍片和位于所述鳍片的上方并环绕所述鳍片设置的栅极结构，为了增加源漏的外延区域，所述栅极结构两侧的源漏区域的外侧设置若干虚拟鳍片，所述虚拟鳍片位于沟道位置的部分切割去除，仅保留源漏区外侧的部分，从而增加了源漏的外延区域，同时在所述鳍片和所述虚拟鳍片的上方设置源漏外延层，所述源漏外延层同时覆盖所述鳍片和所述虚拟鳍片，通过所述源漏外延层的设置可以增加接触结构的面积，从而显著的减小了接触电阻，使所述半导体器件的性能和良率均得到极大的提高。本专利技术的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本专利技术的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了本专利技术所述半导体器件的俯视图；图2示出了本专利技术所述半导体器件的沿A-A1方向的剖面示意图；图3示出了本专利技术所述半导体器件的沿B-B1方向的剖面示意图；图4示出了根据本专利技术一实施方式的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的结构以及步骤，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，所述半导体器件包括：鳍片；栅极结构，位于所述鳍片的上方并环绕所述鳍片设置；虚拟鳍片，位于所述栅极结构两侧的源漏区域的外侧并且与所述鳍片间隔设置；源漏外延层，位于所述源漏区域上且沿所述栅极结构的方向延伸，所述源漏外延层同时覆盖所述鳍片和所述虚拟鳍片。

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：鳍片；栅极结构，位于所述鳍片的上方并环绕所述鳍片设置；虚拟鳍片，位于所述栅极结构两侧的源漏区域的外侧并且与所述鳍片间隔设置；源漏外延层，位于所述源漏区域上且沿所述栅极结构的方向延伸，所述源漏外延层同时覆盖所述鳍片和所述虚拟鳍片。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括分别位于源极区域两侧的第一虚拟鳍片和第二虚拟鳍片。3.根据权利要求2所述的半导体器件，其特征在于，所述半导体器件包括分别位于漏极区域两侧的第三虚拟鳍片和第四虚拟鳍片。4.根据权利要求3所述的半导体器件，其特征在于，所述第一虚拟鳍片和第三虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片结构位于鳍片沟道区域的部分去除形成。5.根据权利要求3所述的半导体器件，其特征在于，所述第二虚拟鳍片和第四虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片结构位于鳍片沟道区域的部分去除形成。6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括半导体衬...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31