一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法技术

一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法，是以PET衬底作为模板，采用磁控溅射的方式在PET衬底上镀一层ITO导电薄膜，采用磁控溅射的方式在ITO薄膜上镀一层Al2O3/TiO2堆栈式氧化物作为晶体管的绝缘栅氧层，采用光刻工艺将SOI上光刻需要注入的源漏区，进行离子注入，形成晶体管的掺杂区，通过下一层的光刻工艺，在SOI上刻紧密排列的方孔，在离子刻蚀机中将方孔硅刻蚀之后，在HF中湿法刻蚀，刻蚀掉SOI的埋氧层之后，将脱落的硅纳米膜4转移到做完栅氧化物的PET衬底之上，最后通过光刻工艺镀上源漏以及栅极的金属电极，完成器件的制作。本发明专利技术当塑料衬底弯曲时，依旧可以满足器件的正常工作，可用于大规模柔性集成电路中。

A flexible bottom gate multichannel transistor based on silicon nano film and its preparation method

A preparation method of flexible bottom gate silicon nano film multi channel transistor and method based on PET is the substrate as template by magnetron sputtering method, plating a layer of conductive ITO thin films on PET substrates by magnetron sputtering method and plating a layer of Al2O3/TiO2 stack type oxide ITO thin films as the insulated gate transistor the oxygen layer, using SOI lithography lithography process will need to inject a source drain region, ion implantation, forming a doped region of the transistor, the lithography process in the next layer, carved square hole closely arranged on the SOI, after the ion beam etching machine, square hole silicon etching, wet etching in HF, after etching the buried oxide layer SOI, silicon nano film will fall off 4 transferred to finish the PET gate oxide on the substrate, finally through the lithography process is plated on the source drain and gate electrode, complete device fabrication. When the plastic substrate is bent, it can still meet the normal work of the device and can be used in a large scale flexible integrated circuit.

【技术实现步骤摘要】
一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法
本专利技术涉及一种柔性底栅多沟道晶体管。特别是涉及一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法。
技术介绍
柔性电子是将有机、无机材料电子器件制作在柔性、可延性塑料或薄金属基板上的新兴电子科技，在信息、能源、医疗、国防等领域都具有广泛应用。如印刷RFID、电子用表面粘贴、有机发光二极管OLED、柔性电子显示器等。与传统IC技术一样，柔性电子技术发展的主要驱动力是制造工艺和装备。在更大幅面的基板上以更低的成本制造出特征尺寸更小的柔性电子器件成为了制造的关键。柔性电子技术有可能带来一场电子技术革命，美国《科学》杂志将有机电子技术进展的重要性与人类基因组草图、生物克隆技术等重大发现并列。柔性TFT晶体管成为柔性电路开发必不可少的条件。
技术实现思路
本专利技术所要解决的技术问题是，提供一种采用磁控溅射的低温工艺，在较为简便的工艺中设计并制备底栅结构可工作在较高频率的基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法。本专利技术所采用的技术方案是：一种基于硅纳米膜的柔性底栅多沟道晶体管，包括由下至上设置的PET衬底和ITO导电薄膜，所述的ITO导电薄膜的上端面设置有连接外部电源的氧化铝/氧化钛栅极，所述氧化铝/氧化钛栅极的上端面设置有硅纳米膜，所述硅纳米膜的上端面设置有连接外部电源的：位于中间的源极金属、位于源极金属左侧的左侧漏极金属和位于源极金属右侧的右侧漏极金属，在所述硅纳米膜内上下贯穿的嵌入有：对应于所述左侧漏极金属的左侧n型漏掺杂区、对应于所述源极金属的n型源掺杂区和对应于所述右侧漏极金属的右侧n型漏掺杂区。所述在硅纳米膜内上下贯穿的嵌入是指：所述左侧n型漏掺杂区的上端面与所述左侧漏极金属的下端面接触连接，所述n型源掺杂区的上端面与所述源极金属的下端面接触连接，所述右侧n型漏掺杂区的上端面与所述右侧漏极金属的下端面接触连接，所述左侧n型漏掺杂区、n型源掺杂区和右侧n型漏掺杂区的下端面均与所述氧化铝/氧化钛栅极的上端面接触连接。一种基于硅纳米膜的柔性底栅多沟道晶体管的制备方法，包括如下步骤：1)选用PET作为衬底，在超声波清洗器中采用丙酮进行清洗5分钟，随后用异丙醇在超声波清洗器中将丙酮清洗干净，得到清洁的衬底；2)采用磁控溅射方法在PET衬底上依次镀上厚度为50nm的ITO透明导电膜构成ITO透明导电层以及厚度为100nm的Al2O3/TiO2堆栈式氧化物膜构成氧化物介质层；3)选用SOI材料，在超声波清洗器中采用丙酮进行清洗，随后采用异丙醇洗净丙酮残留物，吹干SOI；4)产生源漏掺杂区；5)产生用于通过氢氟酸刻蚀SOI中SiO2的孔层；6)在3:1的氢氟酸溶液中，放入步骤5)得到的SOI，两小时后SOI上的SiO2层被腐蚀干净，随后SOI中的硅纳米膜层脱落，将硅纳米膜层打捞之后粘附于镀好膜的PET衬底之上，烘干；7)形成栅极；8)对PET去光刻胶，然后对PET上的器件涂上光刻胶，并使用匀胶机将光刻胶甩均匀，之后，根据栅极的对准标记进行对准光刻，形成晶体管的源漏金属电极图案；9)采用金蒸发的方式，在形成的图案上进行金属蒸发，在晶体管上镀一层金电极，最后得到基于硅纳米膜的柔性底栅多沟道晶体管。步骤4)包括：在SOI表面涂上光刻胶，并使用匀胶机将光刻胶甩均匀，随后使用光刻机以及制作好的掩膜版进行光刻形成特性的掺杂区图案，随后采用离子注入的方式在40Kev能量和4*1015cm2的剂量下对掺杂区图案进行N型注入，产生源漏掺杂区，在高温热退火之后，在丙酮溶液中除去SOI表面的光刻胶；所述的掩膜版所述的掺杂区图案是N型掺杂区的图案。步骤5)包括：按照掩膜版上做好的对准标记，将源漏掺杂区与间距5um排列的正方形孔层进行对准光刻，显影后在SOI上形成间距5um排列的正方形通孔，随后采用离子刻蚀的方式将正方形通孔上的硅去除，随后去除光刻胶。步骤7)包括：在粘附到PET上的硅纳米膜上涂胶，用匀胶机甩均匀之后，将形成在硅纳米膜上的正方形通孔上的对齐标记与掩膜版上相应的对齐标记对齐后，对PET进行光刻，形成晶体管的栅极，随后采用离子刻蚀的方式，分别对硅纳米膜以及氧化物介质层刻蚀，随后采用金属蒸发的方式在栅极沉积金属层，与ITO透明导电层形成欧姆接触。本专利技术的一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法，采用磁控溅射的低温工艺，在较为简便的工艺中设计并制备底栅结构可工作在较高频率的柔性薄膜晶体管，采用双沟道结构极大丰富了晶体管作为电路元器件的用处。此外，采用底部ITO导电薄膜驱动，降低了生产成功，晶体管有较好的性能以及较高的工作频率，使得本专利技术在大规模柔性集成电路中应用提供了可能。本专利技术是集成在塑料衬底上的晶体管器件，当塑料衬底弯曲时，依旧可以满足器件的正常工作，有望在智能穿戴，人工皮肤，以及柔性陈列，生物医疗，图像通信等方面取得广泛应用。附图说明图1是本专利技术一种基于硅纳米膜的柔性底栅多沟道晶体管的俯视图；图2是本专利技术一种基于硅纳米膜的柔性底栅多沟道晶体管的侧视图；图3是晶体管的转移特性曲线图；图4是晶体管的输出特性曲线图。图中1：PET衬底2：ITO导电薄膜3：氧化铝/氧化钛栅极4：硅纳米膜5：左侧漏极金属6：源极金属7：右侧漏极金属8：左侧n型漏掺杂区9：n型源掺杂区10：右侧n型漏掺杂区具体实施方式下面结合实施例和附图对本专利技术的一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法做出详细说明。本专利技术的一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法，是采用磁控溅射镀导电膜以及氧化物膜，光刻后离子刻蚀以及HF湿法刻蚀的技术，将SOI上的硅纳米膜剥离以及转移到柔性可弯曲PET衬底上，随后通过层层光刻以及刻蚀的方式形成一个底部栅极控制的双沟道晶体管。如图2所示，本专利技术的一种基于硅纳米膜的柔性底栅多沟道晶体管，是以PET衬底1作为模板，首先采用磁控溅射的方式在PET衬底1上镀一层ITO导电薄膜2，随后，采用磁控溅射的方式在ITO薄膜2上镀一层Al2O3/TiO2堆栈式氧化物作为晶体管的绝缘栅氧层3，随后采用光刻工艺将SOI上光刻需要注入的源漏区，进行离子注入，形成晶体管的掺杂区(图2中的6、8、9标记)，随后，通过下一层的光刻工艺，在SOI上刻紧密排列的方孔，在离子刻蚀机中将方孔硅刻蚀之后，在HF中湿法刻蚀，刻蚀掉SOI的埋氧层之后，将脱落的硅纳米膜4转移到做完栅氧化物的PET衬底之上，最后通过光刻工艺镀上源漏以及栅极的金属电极(图2中的5、7、10标记)，完成器件的制作。如图1、图2所示，本专利技术的一种基于硅纳米膜的柔性底栅多沟道晶体管，具体包括由下至上设置的PET衬底1和ITO导电薄膜2，所述的ITO导电薄膜2的上端面设置有连接外部电源的氧化铝/氧化钛栅极3，所述氧化铝/氧化钛栅极3的上端面设置有硅纳米膜4，所述硅纳米膜4的上端面设置有连接外部电源的：位于中间的源极金属6、位于源极金属6左侧的左侧漏极金属5和位于源极金属6右侧的右侧漏极金属7，在所述硅纳米膜4内上下贯穿的嵌入有：对应于所述左侧漏极金属5的左侧n型漏掺杂区8、对应于所述源极金属6的n型源掺杂区9和对应于所述右侧漏极金属7的右侧n型漏掺杂区10。所述在硅纳米膜4内上下贯穿的嵌入是指：所述左侧n型漏掺杂区8本文档来自技高网...

【技术保护点】
一种基于硅纳米膜的柔性底栅多沟道晶体管，包括由下至上设置的PET衬底(1)和ITO导电薄膜(2)，其特征在于，所述的ITO导电薄膜(2)的上端面设置有连接外部电源的氧化铝/氧化钛栅极(3)，所述氧化铝/氧化钛栅极(3)的上端面设置有硅纳米膜(4)，所述硅纳米膜(4)的上端面设置有连接外部电源的：位于中间的源极金属(6)、位于源极金属(6)左侧的左侧漏极金属(5)和位于源极金属(6)右侧的右侧漏极金属(7)，在所述硅纳米膜(4)内上下贯穿的嵌入有：对应于所述左侧漏极金属(5)的左侧n型漏掺杂区(8)、对应于所述源极金属(6)的n型源掺杂区(9)和对应于所述右侧漏极金属(7)的右侧n型漏掺杂区(10)。

【技术特征摘要】
1.一种基于硅纳米膜的柔性底栅多沟道晶体管，包括由下至上设置的PET衬底(1)和ITO导电薄膜(2)，其特征在于，所述的ITO导电薄膜(2)的上端面设置有连接外部电源的氧化铝/氧化钛栅极(3)，所述氧化铝/氧化钛栅极(3)的上端面设置有硅纳米膜(4)，所述硅纳米膜(4)的上端面设置有连接外部电源的：位于中间的源极金属(6)、位于源极金属(6)左侧的左侧漏极金属(5)和位于源极金属(6)右侧的右侧漏极金属(7)，在所述硅纳米膜(4)内上下贯穿的嵌入有：对应于所述左侧漏极金属(5)的左侧n型漏掺杂区(8)、对应于所述源极金属(6)的n型源掺杂区(9)和对应于所述右侧漏极金属(7)的右侧n型漏掺杂区(10)。2.根据权利要求1所述的一种基于硅纳米膜的柔性底栅多沟道晶体管，其特征在于，所述在硅纳米膜(4)内上下贯穿的嵌入是指：所述左侧n型漏掺杂区(8)的上端面与所述左侧漏极金属(5)的下端面接触连接，所述n型源掺杂区(9)的上端面与所述源极金属(6)的下端面接触连接，所述右侧n型漏掺杂区(10)的上端面与所述右侧漏极金属(7)的下端面接触连接，所述左侧n型漏掺杂区(8)、n型源掺杂区(9)和右侧n型漏掺杂区(10)的下端面均与所述氧化铝/氧化钛栅极(3)的上端面接触连接。3.一种权利要求1所述的基于硅纳米膜的柔性底栅多沟道晶体管的制备方法，其特征在于，包括如下步骤：1)选用PET作为衬底，在超声波清洗器中采用丙酮进行清洗5分钟，随后用异丙醇在超声波清洗器中将丙酮清洗干净，得到清洁的衬底；2)采用磁控溅射方法在PET衬底上依次镀上厚度为50nm的ITO透明导电膜构成ITO透明导电层以及厚度为100nm的Al2O3/TiO2堆栈式氧化物膜构成氧化物介质层；3)选用SOI材料，在超声波清洗器中采用丙酮进行清洗，随后采用异丙醇洗净丙酮残留物，吹干SOI；4)产生源漏掺杂区；5)产生用于通过氢氟酸刻蚀SOI中SiO2的孔层；6)在3:1的氢氟酸溶液中，放入步骤5)得到的SOI，两...

【专利技术属性】
技术研发人员：秦国轩，张一波，赵政，王亚楠，党孟娇，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12