一种沟槽式晶体管结构及其制造方法技术

本发明专利技术公开了一种沟槽式晶体管结构及其制造方法，通过在衬底表面形成条形沟槽，利用沟槽侧壁及底部通过注入形成沟道层，并在沟槽内壁处形成栅电极介质层，在沟槽内填充栅电极材料形成栅电极，同时在沟道层外侧的沟槽条形两侧及底部通过注入形成围绕沟槽的环形源极、漏极，将传统在衬底之上形成栅电极的方式改进为在衬底中形成栅电极，可完全与平面CMOS工艺兼容，从而既能增强晶体管的性能，同时又避免了FINFET制作中复杂的非平面工艺，因此更易于工艺集成的简化和成本的降低。

Trench type transistor structure and manufacturing method thereof

The invention discloses a trench transistor structure and manufacturing method thereof, by forming a strip groove on the surface of the substrate, the trench sidewall and bottom by injecting a channel layer and a gate electrode, a dielectric layer formed on the inner wall of the groove, filling a gate electrode material in the trench gate electrode is formed on the channel layer outside at the same time the two sides and the bottom groove strip formed by annular groove around the source electrode and the drain electrode implantation, the traditional gate electrode is formed over the substrate as a way to improve the gate electrode is formed on the substrate, can be fully compatible with planar CMOS technology, which can enhance the performance of the transistor, while avoiding the complex FINFET production in non plane process, so easier to reduce the integrated process of simplification and cost.

【技术实现步骤摘要】
一种沟槽式晶体管结构及其制造方法
本专利技术涉及半导体集成电路制造
，更具体地，涉及一种沟槽式晶体管结构及其制造方法。
技术介绍
半导体集成电路(IC)工业经历了迅速的发展。在IC的发展过程中，通常增大了功能密度(即每个芯片区域的互连器件的数量)，而减小了几何尺寸(即使用制造工艺可以制造的最小器件或互连线)。IC性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。这种按比例缩小的工艺优点在于提高了生产效率并且降低了相关费用。同时，这种按比例缩小的工艺也增加了处理和制造IC的复杂性。在寻求更高的器件密度、更高的性能以及更低的费用的过程中，随着集成电路工艺持续发展到纳米技术工艺节点，为了克服短沟道效应和提高单位面积的驱动电流密度，一些制造厂商已经开始考虑如何从平面CMOS晶体管向三维鳍式场效应管(FinFET)器件结构的过渡问题。FinFET器件是一种多栅MOS器件，这种结构由于具有更多的栅控面积，更窄的沟道耗尽区域而拥有非常突出的短沟道控制力和很高的驱动电流。与平面晶体管相比，FinFET器件比传统的MOS结构能更好地控制有源区中的载流子，提供更大的驱动电流，因而提高了器件性能。并且，FinFET器件由于改进了对沟道的控制，从而减小了短沟道效应。然而，FinFET器件需要在衬底之上进行整体制作，并形成一致的结构；由于FinFET器件制作中的非平面工艺与现有的CMOS平面工艺难以兼容，造成FinFET器件的形成工艺非常复杂，且成本高昂，这制约了FinFET器件向低成本、高效率生产的迅速发展。因此，需要提出一种既能增强晶体管性能，同时又可避免FinFET器件制作中复杂的非平面工艺的新型晶体管结构。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供一种沟槽式晶体管结构及其制造方法，以在增强晶体管性能的同时，更易于工艺集成的简化和成本的降低。为实现上述目的，本专利技术的技术方案如下：一种沟槽式晶体管结构，包括：水平形成于衬底表面的条形沟槽，所述沟槽内填充有栅电极材料，以形成栅电极；衬底中沿沟槽侧壁及底部形成的沟道层；衬底中位于沟道层外侧、并围绕沟槽条形两侧及底部分别形成的源极、漏极。优选地，所述栅电极与沟道层之间的所述沟槽内壁处以及栅电极表面设有栅电极介质层。优选地，所述沟槽的至少一端的栅电极表面设有栅电极导电引出，所述源极、漏极的上表面设有源极、漏极导电引出。优选地，所述沟槽至少一端的端部具有延展部，所述延展部的栅电极表面设有栅电极导电引出。优选地，当所述沟槽的两端都设有栅电极导电引出时，所述源极、漏极分别靠近沟槽的一端并相邻该端栅电极导电引出设置。优选地，当所述沟槽的其中一端设有栅电极导电引出时，所述源极、漏极远离该端栅电极导电引出设置。优选地，所述源极或漏极位于不设有栅电极导电引出的所述沟槽的另一端端部。一种沟槽式晶体管结构的制造方法，包括以下步骤：提供一衬底，在所述衬底表面形成水平方向的条形沟槽；在衬底中利用沟槽侧壁及底部形成沟道层；在沟槽内壁处形成栅电极介质层，在沟槽内填充栅电极材料，形成栅电极；在沟道层外侧的沟槽条形两侧及底部形成围绕沟槽的源极、漏极；在沟槽的至少一端的栅电极表面形成栅电极导电引出，在源极、漏极的上表面形成源极、漏极导电引出。优选地，当在沟槽的两端都形成栅电极导电引出时，使所述源极、漏极形成在分别靠近沟槽的一端并相邻该端栅电极导电引出位置；当在沟槽的其中一端形成栅电极导电引出时，使所述源极、漏极形成在远离该端栅电极导电引出位置，并使所述源极或漏极位于不设有栅电极导电引出的所述沟槽的另一端端部。优选地，通过注入形成沟道层以及源极、漏极，并在进行源极、漏极注入前，在沟道层表面形成注入阻挡层。从上述技术方案可以看出，本专利技术通过在衬底表面形成条形沟槽，利用沟槽侧壁及底部形成沟道层，并在沟槽内壁处形成栅电极介质层，在沟槽内填充栅电极材料形成栅电极，同时在沟道层外侧的沟槽条形两侧及底部形成围绕沟槽的环形源极、漏极，将传统在衬底之上形成栅电极的方式改进为在衬底中形成栅电极，可完全与平面CMOS工艺兼容，从而既能增强晶体管的性能，同时又避免了FINFET制作中复杂的非平面工艺，因此更易于工艺集成的简化和成本的降低。附图说明图1是本专利技术一较佳实施例的一种沟槽式晶体管结构示意图；图2是本专利技术另一较佳实施例的一种沟槽式晶体管结构示意图；图3是一种沟槽结构立体图；图4是一种沟槽结构截面图；图5是一种源极(漏极)结构截面图；图6是一种栅电极导电引出结构截面图。具体实施方式本专利技术通过在衬底表面形成条形沟槽，利用沟槽侧壁及底部形成沟道层，并在沟槽内壁处形成栅电极介质层，在沟槽内填充栅电极材料形成栅电极，同时在沟道层外侧的沟槽条形两侧及底部形成围绕沟槽的环形源极、漏极，将传统在衬底之上形成栅电极的方式改进为在衬底中形成栅电极，可完全与平面CMOS工艺兼容，从而既能增强晶体管的性能，同时又避免了FINFET制作中复杂的非平面工艺，因此更易于工艺集成的简化和成本的降低。下面结合附图，对本专利技术的具体实施方式作进一步的详细说明。需要说明的是，在下述的具体实施方式中，在详述本专利技术的实施方式时，为了清楚地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本专利技术的限定来加以理解。在以下本专利技术的具体实施方式中，请参阅图1，图1是本专利技术一较佳实施例的一种沟槽式晶体管结构示意图。如图1所示，本专利技术的一种沟槽式晶体管结构，包括：形成于衬底中的栅电极3，源极1和漏极4，位于栅电极3上下两端表面的栅电极导电引出6、6’，位于源极1表面的源极导电引出2和2’以及位于漏极4表面的漏极导电引出5和5’等结构。请参阅图3和图4，图3是一种沟槽结构立体图，图4是一种沟槽结构截面图。如图3所示，衬底8可以采用常规的硅衬底或其他适用衬底；在衬底8上，自衬底表面向下水平设有长条形的沟槽9，沟槽9可具有垂直或近似垂直方向的侧壁。如图4所示，在图3中的所述沟槽9内填充有栅电极材料，例如多晶硅或者金属，以形成多晶硅或者金属栅电极3。请继续参阅图4和图1。在衬底8中，自衬底表面沿沟槽9的侧壁及沟槽的底部形成有沟道层10；沟道层10将整个条形沟槽9包围。在所述栅电极3与沟道层10之间的所述沟槽9的内壁处、即沿沟槽9的内壁表面设有栅电极介质层7，例如可以是氧化物介质层、高k介质层或其他介电层。栅电极介质层7可延续至栅电极3的上表面甚至包括衬底8的表面。请参阅图5，图5是一种源极(漏极)结构截面图；并请同时参阅图1、图3。如图5所示，在衬底8中，自衬底表面沿沟道层的外侧、并围绕沟槽条形两侧及底部分别形成有源极1和漏极4。源极1和漏极4各自将一段沟槽9包围，形成围绕栅电极3和沟道层10的环形源极1和环形漏极4。与常规的沟道层以及源级和漏级结构相比，形成沿沟槽侧壁及沟槽底部分布的沟道层以及围绕沟槽的环形源极和漏极结构形式，可对沟槽底部空间进行充分的利用，提高器件性能。请参阅图1、图5和图6。在条形沟槽9的上下两端，分别设有栅电极导电引出6和6’；并且，在所述源极1、漏极4的上表面分别设有源极、漏极导电引出2和2’、5和5’。其中，源极、漏极导电引出可在源极、漏极位于本文档来自技高网...

【技术保护点】
一种沟槽式晶体管结构，其特征在于，包括：水平形成于衬底表面的条形沟槽，所述沟槽内填充有栅电极材料，以形成栅电极；衬底中沿沟槽侧壁及底部形成的沟道层；衬底中位于沟道层外侧、并围绕沟槽条形两侧及底部分别形成的源极、漏极。

【技术特征摘要】
1.一种沟槽式晶体管结构，其特征在于，包括：水平形成于衬底表面的条形沟槽，所述沟槽内填充有栅电极材料，以形成栅电极；衬底中沿沟槽侧壁及底部形成的沟道层；衬底中位于沟道层外侧、并围绕沟槽条形两侧及底部分别形成的源极、漏极。2.根据权利要求1所述的沟槽式晶体管结构，其特征在于，所述栅电极与沟道层之间的所述沟槽内壁处以及栅电极表面设有栅电极介质层。3.根据权利要求1所述的沟槽式晶体管结构，其特征在于，所述沟槽的至少一端的栅电极表面设有栅电极导电引出，所述源极、漏极的上表面设有源极、漏极导电引出。4.根据权利要求3所述的沟槽式晶体管结构，其特征在于，所述沟槽至少一端的端部具有延展部，所述延展部的栅电极表面设有栅电极导电引出。5.根据权利要求3所述的沟槽式晶体管结构，其特征在于，当所述沟槽的两端都设有栅电极导电引出时，所述源极、漏极分别靠近沟槽的一端并相邻该端栅电极导电引出设置。6.根据权利要求3所述的沟槽式晶体管结构，其特征在于，当所述沟槽的其中一端设有栅电极导电引出时，所述源极、漏极远离该端栅电极导电引出设置。7.根据权利要求6所述...

【专利技术属性】
技术研发人员：康晓旭，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海,31