具有异质结结构的穿隧薄膜晶体管制造技术

本发明专利技术提供一种包含p‑n异质结结构的薄膜晶体管TFT。p‑n异质结结构可包含窄带隙材料与宽带隙材料之间的结。可为氧化物、氮化物、硒化物或硫化物的所述窄带隙材料为所述TFT的有源沟道材料，且可提供相对较高的载流子迁移率。所述异质结结构促进能带间穿隧及TFT断开电流的抑制。在各种实施方案中，所述TFT可形成于柔性衬底上且具有低温处理能力。

Tunneling thin film transistor with heterojunction structure

The present invention provides a thin film transistor containing TFT P n heterojunction structure. P n heterojunction structure can contain between narrow gap material with wide band gap material. The narrow band gap material, which is an oxide, nitride, selenide, or sulfide, is the active channel material of the TFT, and provides relatively high carrier mobility. The heterostructure structure promotes the suppression of the band gap tunneling and the TFT breaking current. In various embodiments, the TFT can be formed on a flexible substrate and has a low temperature processing capability.

【技术实现步骤摘要】
【国外来华专利技术】具有异质结结构的穿隧薄膜晶体管相关申请案的交叉参考本申请案请求2015年2月25日申请的美国申请案第14/631,667号的优先权，所述申请案以全文引用的方式且出于所有目的并入本文中。
本专利技术涉及薄膜晶体管，且更确切地说，涉及具有氧化物、硫化物、硒化物或氮化物沟道的薄膜晶体管。
技术介绍
机电系统(EMS)包含具有电气及机械元件、致动器、换能器、传感器、光学组件(诸如镜面及光学薄膜)及电子装置的装置。EMS装置或元件可以多种尺度来制造，包含(但不限于)微尺度及纳米尺度。举例来说，微机电系统(MEMS)装置可包含具有范围为约一微米至数百微米或更大的大小的结构。纳米机电系统(NEMS)装置可包含具有小于一微米的大小(包含(例如)小于数百纳米的大小)的结构。可使用沉积、蚀刻、光刻和/或蚀刻掉衬底和/或所沉积材料层的部分或添加层以形成电气及机电装置的其它微机械加工过程来产生机电元件。一种类型的EMS装置被称为干涉式调制器(IMOD)。术语IMOD或干涉式光调制器指代使用光学干涉原理选择性地吸收和/或反射光的装置。在一些实施方案中，IMOD显示元件可包含一对导电板，所述一对导电板中的一者或两者可整体或部分为透明和/或反射性的，且能够在施加适当电信号后即进行相对运动。举例来说，一个板可包含沉积于衬底上方、沉积于衬底上或由衬底支撑的静止层，且另一板可包含通过气隙而与静止层分离的反射膜。一个板相对于另一板的位置可改变入射于IMOD显示元件上的光的光学干涉。基于IMOD的显示装置具有广泛范围的应用，且预期用于改善现有产品及产生新产品，尤其是具有显示能力的那些产品。硬件及数据处理设备可与机电系统相关联。此类硬件及数据处理设备可包含薄膜晶体管(TFT)。TFT为包含金属薄膜及半导体层的晶体管。
技术实现思路
本专利技术的系统、方法及装置各具有若干创新方面，其中无单一者单独负责本文中所揭示的合乎需要的属性。本专利技术中所描述的主题的一个新颖方面可以一种包含薄膜晶体管(TFT)的设备来实施，其中所述TFT具有：源电极、漏电极；连接源电极与漏电极的第一半导体层，所述第一半导体层包含源极区、沟道区及漏极区；及在源电极与第一半导体层的源极区之间的源极侧p-n异质结，其中所述第一半导体层包含氧化物、硫化物、硒化物或氮化物半导体材料。源极侧p-n异质结可由第一半导体层及安置于所述半导体层与源电极之间的第二半导体层形成，其中所述第二半导体层包含氧化物、硫化物、硒化物或氮化物半导体材料。在一些实施方案中，p-n异质结包含窄带隙材料及宽带隙材料，所述半导体层包含窄带隙材料。根据各种实施方案，窄带隙材料可具有1.0eV或1.0eV以下的带隙，且宽带隙材料可具有3.0eV或以上的带隙。p-n异质结可由p型氧化物及n型氧化物形成，所述p型氧化物包含未掺杂或掺杂的SnO、Ag2O、Cu2O或NiO中的一者，所述n型氧化物包含掺杂或未掺杂的ZnO、SnO2、In2O3、TiO2或IGZO相关材料中的一者。在一些实施方案中，第一半导体层的厚度在约2nm与40nm之间。在一些实施方案中，p-n异质结包含p型半导体及n型半导体，所述半导体具有至少1018/cm3的载流子密度。在一些实施方案中，p-n异质结包含p型半导体及n型半导体，所述半导体具有至少1019/cm3的载流子密度。TFT可为p沟道TFT或n沟道TFT。在一些实施方案中，源极侧p-n异质结由第一半导体层及安置于所述半导体层与源电极之间的第二半导体层形成，所述第二半导体层包含氧化物、硫化物、硒化物或氮化物半导体材料。在一些实施方案中，第一半导体层的厚度在约2nm与100nm之间。在一些实施方案中，TFT展现跨越p-n异质结处的势垒的穿隧。在一些实施方案中，TFT具有不超过10微微安的断开电流。在一些实施方案中，第一半导体层可为非晶形的或纳米晶的。所述设备可进一步包含其上安置TFT的柔性衬底。在一些实施方案中，TFT为互补金属氧化物半导体(CMOS)TFT装置的一部分。TFT可包含底栅极及顶栅极中的一者或两者。在一些实施方案中，所述设备进一步包含：显示器；经配置以与所述显示器通信的处理器，所述处理器经配置以处理图像数据；及经配置以与所述处理器通信的存储器装置。所述设备可进一步包含：经配置以将至少一个信号发送到显示器的驱动器电路；及经配置以将图像数据的至少一部分发送到驱动器电路的控制器。在一些实施方案中，驱动器电路可包含TFT。在一些实施方案中，图像源模块经配置以将图像数据发送到处理器，其中所述图像源模块包含接收器、收发器及发射器中的至少一者。所述设备可进一步包含经配置以接收输入数据且将所述输入数据传达到处理器的输入装置。本专利技术中所描述的主题的另一新颖方面可以一种设备来实施，所述设备包含漏电极、源电极及用以电连接漏电极与源电极的半导体装置。在一些实施方案中，半导体装置包含p-n异质结。所述设备可进一步包含栅电极与栅极介电质。本专利技术中所描述的主题的另一新颖方面可以一种方法来实施，所述方法包含：提供衬底；在所述衬底上形成第一半导体层，其中第一半导体层包含氧化物、硫化物、硒化物或氮化物半导体材料，且其中第一半导体层包含源极区、漏极区及沟道区；在第一半导体层的源极区上形成第二半导体层以借此形成源极侧p-n异质结；以及在第二半导体层上形成源电极及在第一半导体层的漏极区上形成漏电极。在一些实施方案中，形成第一半导体层可包含原子层沉积(ALD)过程。在一些实施方案中，所述方法可进一步包含形成栅电极与栅极介电质，其中所述栅极介电质在第一半导体层与栅电极之间。本专利技术中所描述的主题的一或多个实施方案的细节在随附图式及下文的描述中得以阐述。尽管本专利技术中所提供的实例主要就基于EMS及MEMS的显示器来进行描述，但本文中所提供的概念可适用于其它类型的显示器，诸如，液晶显示器、有机发光二极管(“OLED”)显示器及场发射显示器。其它特征、方面及优势将从描述、图式及权利要求书变得显而易见。应注意，以下图式的相对尺寸可能未按比例绘制。附图说明图1为描绘干涉式调制器(IMOD)显示装置的一系列显示元件或显示元件阵列中的两个邻近IMOD显示元件的等距视图说明。图2为说明并入有包含IMOD显示元件的三元件乘三元件阵列的基于IMOD的显示器的电子装置的系统框图。图3A及3B为包含EMS元件阵列及背板的机电系统(EMS)封装的一部分的示意性分解部分透视图。图4A为说明根据一些实施方案的底栅极薄膜晶体管(TFT)的横截面图的实例。图4B为说明根据一些实施方案的顶栅极TFT的横截面图的实例。图5为说明根据一些实施方案的包含源极侧p-n异质结的TFT的横截面图的实例。图6A提供包含由窄带隙p型氧化物半导体及宽带隙n型氧化物半导体形成的p-n异质结的p沟道TFT的能带图的实例。图6B提供包含由窄带隙n型氧化物半导体及宽带隙p型氧化物半导体形成的p-n异质结的n沟道TFT的能带图的实例。图7展示根据各种实施方案的可在TFT中实施的p-n异质结构的耗尽区的示意图的实例。图8为展示在零栅极-源极电压(VGS＝0)下，由p型氧化锡(II)(p-SnO)及n型氧化铟镓锌(n-IGZO)构成的p-n异质结的耗尽层宽度相对于若干供体/受体密度的变化的图的实例。图本文档来自技高网...

【技术保护点】
一种设备，其包括薄膜晶体管TFT，所述TFT包括：源电极；漏电极；第一半导体层，其连接所述源电极与所述漏电极，所述第一半导体层包含源极区、沟道区及漏极区；及源极侧p‑n异质结，其在所述源电极与所述第一半导体层的所述源极区之间，其中所述第一半导体层包含氧化物、硫化物、硒化物或氮化物半导体材料。

【技术特征摘要】
【国外来华专利技术】2015.02.25 US 14/631,6671.一种设备，其包括薄膜晶体管TFT，所述TFT包括：源电极；漏电极；第一半导体层，其连接所述源电极与所述漏电极，所述第一半导体层包含源极区、沟道区及漏极区；及源极侧p-n异质结，其在所述源电极与所述第一半导体层的所述源极区之间，其中所述第一半导体层包含氧化物、硫化物、硒化物或氮化物半导体材料。2.根据权利要求1所述的设备，其中所述源极侧p-n异质结由所述第一半导体层及安置于所述半导体层与所述源电极之间的第二半导体层形成，所述第二半导体层包含氧化物、硫化物、硒化物或氮化物半导体材料。3.根据权利要求1所述的设备，其中所述p-n异质结包含窄带隙材料及宽带隙材料，所述半导体层包含所述窄带隙材料。4.根据权利要求3所述的设备，其中所述窄带隙材料具有1.0eV或1.0eV以下的带隙，且所述宽带隙材料具有3.0eV或3.0eV以上的带隙。5.根据权利要求1所述的设备，其中所述p-n异质结由p型氧化物及n型氧化物形成，所述p型氧化物包含未掺杂或掺杂的SnO、Ag2O、Cu2O或NiO中的一者，所述n型氧化物包含掺杂或未掺杂的ZnO、SnO2、In2O3、TiO2或IGZO相关材料中的一者。6.根据权利要求1所述的设备，其中所述第一半导体层的厚度在约2nm与40nm之间。7.根据权利要求2所述的设备，其中所述第二半导体层的厚度在约2nm与100nm之间。8.根据权利要求1所述的设备，其中所述p-n异质结包含p型半导体及n型半导体，所述半导体具有至少1018/cm3的载流子密度。9.根据权利要求1所述的设备，其中所述p-n异质结包含p型半导体及n型半导体，所述半导体具有至少1019/cm3的载流子密度。10.根据权利要求1所述的设备，其中所述TFT为p沟道TFT。11.根据权利要求1所述的设备，其中所述TFT为n沟道TFT。12.根据权利要求1所述的设备，其中所述TFT展现跨越所述p-n异质结处的势垒的穿隧。13.根据权利要求1所述的设备，其中所述TFT具有不超过10微微安的断开电流。14.根据权利要求1所述的设备，其中所述TFT具有不超过1微微安的断开电流...

【专利技术属性】
技术研发人员：野村见次，约翰·贤哲·洪，
申请(专利权)人：追踪有限公司，
类型：发明
国别省市：美国,US