热电子过激励隧道场效应晶体管及其制造和操作方法技术

本发明专利技术提供了一种场效应晶体管，其包括具有堆叠半导体的第一沟道层和堆叠半导体的第二沟道层的纳米片材堆叠件。第一沟道层限定了隧道场效应晶体管的沟道区，并且第二沟道层限定了热电子场效应晶体管的沟道区。源极区和漏极区设置在纳米片材堆叠件的相对两侧上，以使得第一沟道层和第二沟道层在它们之间延伸。源极区的第一部分邻近第一沟道层，源极区的第二部分邻近具有相反半导体导电类型的第二沟道层。本发明专利技术还讨论了相关的制造和操作方法。

【技术实现步骤摘要】
【专利说明】相关申请的交叉引用本申请要求于2014年7月21日提交的标题为“热电子过激励隧道场效应晶体管”的美国临时专利申请N0.62/027，195的优先权，该申请的公开以引用方式全文并入本文中。
本专利技术构思的示例实施例涉及热电子过激励隧道场效应晶体管，并且涉及制造和操作这种热电子过激励隧道场效应晶体管的相关方法。
技术介绍
由于电源电压VDD随各个连续的技术节点而降低，热电子注入的场效应晶体管(FET)(其中电子或空穴通过越过能障而非穿过能障传播以注入到沟道中)会受到降低的栅极过激励VOT(栅极-源极电压的超出阈电压Vt的部分)。这可归咎于在热电子注入的FET的亚阈斜率SS上的基本下限(60mV/dec)。受限的亚阈斜率SS可表示，在固定的泄漏电流水平，阈电压Vt可不与电源电压VDD成比例。随着电源电压V DD降低，阈电压Vt的不成比例会导致栅极过激励降低，并且导致热电子注入的FET的性能整体降低。这样，热电子FET针对高功率应用可提供改进的性能，但是会由于亚阈斜率SS的固定下限在低功率工作状态中受到限制。与热电子FET相反，隧道FET或者TFET (其中电子或空穴通过穿过能障而非越过能障传播以注入到沟道中)在亚阈斜率SS上可不具有固定下限。由于进入沟道的注入会受隧穿支配而不受来自费米-狄拉克分布的能量采样支配，因此亚阈漏极电流(Id)-栅极电压(Vg)曲线会比热电子FET的曲线更加陡峭。因此，针对相同的截止电流1。?，TFET器件的阈电压Vt会比热电子器件的阈电压相对更低。结果，与热电子FET相比，TFET可提供改进的低电源电压VJ.生能。然而，TFET的较高电源电压VJ.生能可受到更多限制，这是因为源极沟道注入的遂穿性质会限制性能。换句话说，隧道FET针对低频率应用可提供提高的性能，但是针对高频率应用，会不被过激励至足够的性能水平。
技术实现思路
本专利技术构思的实施例提供了一种混合或组合的隧道FET/热电子FET器件，以在同一封装设计(footprint)中满足低频率需求和高频率需求二者，因此，不具有布局面积方面的不利结果。本专利技术构思的实施例还提供操作方法，其中将电源电压模式划分为两种操作模式:TFET (低频率)模式和热电子FET (高频率)模式，其中TFET模式允许用于低频率操作的较低电源电压VDD。根据本专利技术构思的一些实施例，一种场效应晶体管(FET)包括具有第一堆叠的半导体沟道层(即，第一沟道层)和第二堆叠的半导体沟道层(即，第二沟道层)的纳米片材堆叠件。第一沟道层限定了隧道FET的沟道区，第二沟道层限定了热电子FET的沟道区。源极区和漏极区设置在纳米片材堆叠件的相对两侧上，以使得第一沟道层和第二沟道层在源极区和漏极区之间延伸。源极区的第一部分邻近第一沟道层，源极区的第二部分邻近具有相反的半导体导电类型或掺杂类型的第二沟道层。在一些实施例中，纳米片材堆叠件还可包括在第一沟道层和第二沟道层的相对的表面上的对应的栅极层以及在各栅极层与第一沟道层和第二沟道层之间的对应的栅极介质层。在一些实施例中，隧道FET的阈电压可小于热电子FET的阈电压。在一些实施例中，第一沟道层和第二沟道层可具有不同的掺杂物浓度和/或不同的厚度。在一些实施例中，在大于热电子FET的阈电压的栅极电压下，第一沟道层的厚度可足以防止在器件的漏极区在其中发生带-带隧穿(由于带-带隧穿在源极区会是必要的)。在一些实施例中，第二沟道层的厚度可大于第一沟道层的厚度。在一些实施例中，纳米片材堆叠件可包括多个第一沟道层和多个第二沟道层，并且各第一沟道层之间的对应的间距可与各第二沟道层之间的对应的间距不同。在一些实施例中，对应的掺杂的延伸区可设置在第一沟道层和第二沟道层邻近源极区和漏极区的相对端部。掺杂的延伸区可在各栅极层之间延伸。在一些实施例中，对应的介质悬浮区可将栅极层的端部和与其邻近的源极区和漏极区分离。掺杂的延伸区可从源极区和漏极区横向延伸至各栅极层之间的第一沟道层和第二沟道层，并且超出介质悬浮区。在一些实施例中，对应的触点可设置在源极区和漏极区上。源极区上的触点可将其具有相反的半导体导电类型或掺杂类型的第一部分和第二部分电连接。在一些实施例中，第一沟道层和第二沟道层可包括不同的半导体材料或相同的半导体材料的不同组成。在一些实施例中，第一沟道层和第二沟道层中的至少一个包括II1-V族半导体材料或IV族半导体材料。II1-V族半导体材料可包括铟镓砷化物(InGaAs)、砷化铟(InAs)、锑化铟(InSb)和/或铟镓锑化物(InGaSb)，并且IV族半导体材料可包括硅(Si)、锗(Ge)和/或锗化硅(SiGe)。在一些实施例中，第一沟道层和第二沟道层以及源极区和漏极区可为外延层。在一些实施例中，纳米片材堆叠件可为异质外延堆叠件，其包括晶状半导体的第一沟道层和第二沟道层、晶状半导体的栅极层和晶状半导体或绝缘的栅极介质层。第一沟道层和第二沟道层与栅极介质层之间的对应界面可不含非晶状材料。根据本专利技术构思的其它实施例，在一种制造场效应晶体管(FET)的方法中，提供包括第一堆叠的半导体沟道层(即，第一沟道层)和第二堆叠的半导体沟道层(即，第二沟道层)的纳米片材堆叠件。第一沟道层限定了隧道FET的沟道区，第二沟道层限定了热电子FET的沟道区。在纳米片材堆叠件的相对两侧上形成源极区和漏极区，以使得第一沟道层和第二沟道层在源极区和漏极区之间延伸。源极区的第一部分邻近第一沟道层，源极区的第二部分邻近具有相反半导体导电类型或掺杂类型的第二沟道层。在一些实施例中，在提供纳米片材堆叠件的步骤中，可在第一沟道层和第二沟道层的相对的表面上形成对应的栅极介质层；以及可在第一沟道层与第二沟道层上和第一沟道层与第二沟道层之间的栅极介质层上形成栅极层。在一些实施例中，在提供纳米片材堆叠件的步骤中，第一沟道层和第二沟道层可形成为具有不同的掺杂物浓度和/或形成为不同的厚度，以使得隧道FET的阈电压可小于热电子FET的阈电压。在一些实施例中，在大于热电子FET的阈电压的栅极电压下，可将第一沟道层形成为其厚度足以防止在漏极区在其中发生带-带隧穿。在一些实施例中，可将第二沟道层形成为其厚度大于第一沟道层的厚度。在一些实施例中，在提供纳米片材堆叠件的步骤中，可形成多个第一沟道层和多个第二沟道层。各第一沟道层之间的对应的间距可与各第二沟道层之间的对应的间距不同。在一些实施例中，对应的掺杂的延伸区可形成在第一沟道层和第二沟道层邻近源极区和漏极区的相对的端部，并且在各栅极层之间延伸。在一些实施例中，对应的介质悬浮区可形成为将栅极层的端部和与其邻近的源极区和漏极区分离。掺杂的延伸区可从源极区和漏极区横向延伸至各栅极层之间的第一沟道层和第二沟道层，并且超出介质悬浮区。在一些实施例中，对应的触点可形成在源极区和漏极区上。源极区上的触点可将其第一部分和第二部分电连接。在一些实施例中，第一沟道层和第二沟道层以及源极区和漏极区可为外延层。根据本专利技术构思的另一些实施例，在操作场效应晶体管(FET)的方法中，在第一操作模式下，将第一电源电压施加至在第一堆叠的半导体沟道层(即，第一沟道层)与第二堆叠的半导体沟道层(即，第二沟道层)之间延伸的栅电极。第一沟道层和第二沟道层在漏极区与源极区之本文档来自技高网...

【技术保护点】
一种场效应晶体管，包括：纳米片材堆叠件，其包括堆叠半导体的第一沟道层和堆叠半导体的第二沟道层，第一沟道层限定了隧道场效应晶体管的沟道区，第二沟道层限定了热电子场效应晶体管的沟道区；以及源极区和漏极区，其位于纳米片材堆叠件的相对两侧上，以使得第一沟道层和第二沟道层在源极区和漏极区之间延伸，其中源极区的第一部分邻近第一沟道层，源极区的第二部分邻近具有相反的半导体导电类型的第二沟道层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：博尔纳·J·奥布拉多维奇，罗伯特·C·鲍恩，达尔门达·雷迪·帕勒，马克·S·勒德，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR