用于制造半导体器件的方法技术

本公开的实施方式涉及一种制造包括场效应晶体管的具有改善的电特性半导体器件。根据本公开的实施方式，自对准接触插塞可以利用设置在栅部分上的金属硬掩模部分有效地形成。另外，用于形成自对准接触插塞的光致抗蚀剂掩模的工艺裕度可以通过利用金属硬掩模部分而得以改善。

【技术实现步骤摘要】

本公开涉及半导体器件及制造其的方法。更具体地，本公开涉及包括场效应晶体管的半导体器件以及制造其的方法。
技术介绍
半导体存储器件由于其小尺寸、多功能特性和/或低制造成本而广泛用于电子产业。半导体器件可以分为存储逻辑数据的半导体存储器件、处理逻辑数据的半导体逻辑器件、以及兼备半导体存储器件的功能和半导体逻辑器件的功能的混合式半导体器件中的任何一种。随着电子产业发展，需要具有良好特性的半导体器件。例如，越来越多地需要高度可靠、高速和/或多功能的半导体器件。为了满足这些需求，半导体器件已经在结构上越来越复杂并且被高度集成。
技术实现思路
本公开的实施方式可以提供一种制造具有改善的电性能的包括场效应晶体管的半导体器件的方法。在一个方面中，一种可以包括:在基板上形成第一和第二绝缘图案，每个绝缘图案在垂直于基板的顶表面的方向上突出；在绝缘图案之间形成导电图案，该导电图案包含栅部分和在栅部分上的金属硬掩模部分；在导电图案与第一绝缘图案之间形成第一间隔物以及在导电图案与第二绝缘图案之间形成第二间隔物，其中每个间隔物可以从基板的顶表面垂直地延伸；通过利用金属硬掩模部分作为蚀刻掩模蚀刻绝缘图案，形成穿透绝缘图案的接触孔；以及分别形成填充接触孔的接触插塞。金属硬掩模部分的顶表面可以垂直地交叠间隔物的各顶表面。在一些实施方式中，每个绝缘图案可以包括突起。突起的顶表面可以与金属硬掩模部分的顶表面基本上共面，以及突起的顶表面可以比间隔物的顶表面高。在一些实施方式中，金属硬掩模部分可以覆盖间隔物的各第一侧壁的上部分、间隔物的顶表面、以及绝缘图案的各第一侧壁的上部分。在比间隔物的顶表面高的水平处金属硬掩模部分的第一宽度可以大于在比间隔物的顶表面低的水平处金属硬掩模部分的第二宽度。在一些实施方式中，在间隔物的顶表面处的水平处开始的突起的宽度可以从突起的底部朝向顶部变得越来越小，以及在间隔物的顶表面处的水平处金属硬掩模部分的宽度可以朝向金属硬掩模部分的顶表面变得越来越大。在一些实施方式中，形成导电图案可以包括:形成覆盖绝缘图案的金属层；以及平坦化金属层直到暴露绝缘图案，由此形成金属硬掩模部分。在一些实施方式中，该方法还可以包括:在基板上在导电图案的两侧形成外延图案。接触孔可以暴露外延图案。在一些实施方式中，可以提供复数个所述导电图案。形成接触孔可以包括:在绝缘图案和导电图案上形成光致抗蚀剂掩模，该光致抗蚀剂掩模包括暴露部分的金属硬掩模部分和部分的绝缘图案的开口 ；以及利用金属硬掩模部分的所述暴露部分和光致抗蚀剂掩模作为蚀刻掩模形成接触孔。在该情形下，接触孔的至少一个可以垂直地交叠在平行于基板的顶表面的一个方向上彼此间隔开的至少两个外延图案。在一些实施方式中，接触插塞的至少一个可以具有在第一方向上延伸的条形状，并且可以连接到在第一方向上彼此间隔开的至少两个外延图案。在一些实施方式中，该方法还可以包括通过图案化基板形成有源鳍。导电图案可以交叉有源鳍。在一些实施方式中，形成有源鳍可以包括:图案化基板以形成器件隔离沟槽；形成填充器件隔离沟槽的器件隔离层；以及使器件隔离层的顶表面凹进从而形成其顶表面低于基板的顶表面的器件隔离图案。在一些实施方式中，形成导电图案包括:在基板上形成牺牲栅图案；去除牺牲栅图案以在间隔物之间形成凹槽区域；在基板的整个顶表面上形成填充凹槽区域的栅极电介质层和金属层；以及平坦化金属层直到暴露绝缘图案，由此形成栅部分和金属硬掩模部分。栅部分和金属硬掩模部分成为一个联合体。在一些实施方式中，形成接触插塞可以包括:在基板的整个顶表面上形成填充接触孔的导电层；以及平坦化导电层和导电图案以去除金属硬掩模部分并且形成接触插塞。接触插塞的顶表面可以与栅部分的顶表面和间隔物的顶表面基本上共面。在一些实施方式中，形成导电图案可以包括:在基板上形成牺牲栅图案；以及用栅部分替换牺牲栅图案。在一些实施方式中，形成第一和第二绝缘图案可以包括:形成覆盖每个间隔物的第一侧壁的层间绝缘图案；以及在基板的整个顶表面上沉积盖层以形成覆盖栅部分的顶表面的第一盖图案并且形成覆盖层间绝缘图案的顶表面和间隔物的顶表面的第二盖图案。每个绝缘图案可以包括顺序地层叠的层间绝缘图案和第二盖图案。在一些实施方式中，形成导电图案还可以包括:形成覆盖第一和第二盖图案的顶表面的金属层；以及平坦化金属层直到暴露第二盖图案，由此形成金属硬掩模部分。在该情形下，金属硬掩模部分可以与栅部分垂直地间隔开，第一盖图案插置在金属硬掩模部分与栅部分之间。当从平面图看时，每个第二盖图案的顶表面在与金属硬掩模部分的顶表面相同的水平处的宽度可以基本上等于或小于每个层间绝缘图案的顶表面的宽度。在另一方面中，一种可以包括:在具有有源图案的基板上形成导电图案，该导电图案包括栅部分和在栅部分上的金属硬掩模部分，该导电图案交叉有源图案；形成外延图案和绝缘图案，外延图案设置在基板上在导电图案的相对侧，绝缘图案设置在外延图案上；利用金属硬掩模部分作为蚀刻掩模形成接触孔，接触孔穿透绝缘图案并且暴露外延图案；在基板的整个顶表面上形成填充接触孔的导电层；以及平坦化导电层和导电图案以去除金属硬掩模部分并且同时在接触孔中形成接触插塞。接触插塞可以与栅部分横向地间隔开。在一些实施方式中，夕卜延图案可以组成平行于第一方向的第一和第二列，该第一方向平行于基板的顶表面，第一和第二列可以在交叉第一方向的第二方向上彼此间隔开。在该情形下，形成接触孔可以包括:在绝缘图案和导电图案上形成包括开口的光致抗蚀剂掩模，该开口垂直地交叠第一和第二列；以及利用光致抗蚀剂掩模和通过开口暴露的金属硬掩模部分作为蚀刻掩模，形成接触孔。在一些实施方式中，接触插塞可以包括:交叠第一列的外延图案的第一接触插塞；以及交叠第二列的外延图案的第二接触插塞。第一接触插塞和第二接触插塞可以在第二方向上彼此间隔开，其中栅部分插置在第一接触插塞和第二接触插塞之间。在一些实施方式中，形成导电图案可以包括:形成穿透层间绝缘层并且暴露基板的顶表面的凹槽区域；在基板的整个顶表面上形成填充凹槽区域的金属层；以及平坦化金属层直到暴露绝缘图案，由此形成栅部分和金属硬掩模部分。金属硬掩模部分的上部分的宽度可以大于栅部分的宽度。在一些实施方式中，形成导电图案可以包括:形成穿透层间绝缘层并且暴露基板的顶表面的凹槽区域；形成部分地填充凹槽区域的栅部分；沉积盖层以形成填充凹槽区域的剩余部分的第一盖图案并且形成覆盖绝缘图案的顶表面的第二盖图案；以及形成覆盖第一盖图案的顶表面和第二盖图案的其中之一的第一侧壁的金属硬掩模部分。在另一方面中，一种可以包括:在基板上形成第一和第二绝缘图案，每个绝缘图案在垂直于基板的顶表面的方向上突出；在第一和第二绝缘图案之间形成导电图案；在导电图案和第一绝缘图案之间形成第一间隔物以及在导电图案和第二绝缘图案之间形成第二间隔物；以及通过利用导电图案蚀刻绝缘图案而形成穿透绝缘图案的接触孔。间隔物的各顶表面可以垂直地交叠导电图案的顶表面，使得间隔物的各顶表面可以与导电图案的顶表面垂直地对准并且在其下面。【附图说明】鉴于附图以及伴随的详细说明，本专利技术构思的各方面将变得更明显。图1A至1E是示出根据本专利技术构思的一些实例实施方式的的截面图；图2A至9A是示出根据本专利技术本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，所述方法包括：在基板上形成第一和第二绝缘图案，所述绝缘图案的每个在垂直于所述基板的顶表面的方向上突出；在所述第一绝缘图案和所述第二绝缘图案之间形成导电图案，所述导电图案包括栅部分和在所述栅部分上的金属硬掩模部分；在所述导电图案与所述第一绝缘图案之间形成第一间隔物以及在所述导电图案与所述第二绝缘图案之间形成第二间隔物，其中所述间隔物的每个从所述基板的所述顶表面垂直地延伸；通过利用所述金属硬掩模部分作为蚀刻掩模蚀刻所述绝缘图案，形成穿透所述绝缘图案的接触孔；以及分别形成填充所述接触孔的接触插塞，其中所述金属硬掩模部分的顶表面垂直地交叠所述间隔物的各顶表面。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：全辉璨，裵德汉，宋炫升，河承锡，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR