具有沟槽栅的III族氮化物晶体管制造技术

一种晶体管，包括III族氮化物半导体层的叠层，所述叠层具有正面和背面，源极与所述叠层的正面接触，漏极与所述叠层的背面接触，沟槽贯穿所述叠层的一部分，所述沟槽具有侧壁，栅极结构在所述沟槽中形成，包括在所述沟槽的侧壁上形成的AlN层，绝缘覆盖层在所述AlN层上形成，以及栅电极在所述绝缘覆盖层上形成并且覆盖所述沟槽的侧壁。

【技术实现步骤摘要】
【国外来华专利技术】具有沟槽栅的III族氮化物晶体管相关申请的交叉引用本申请与2015年4月14日提交的美国临时专利申请No.62/147,325相关并要求其优先权，在此将该临时申请的全文并入作为参考。
现有技术涉及用于高效率电源开关的晶体管以及常关操作。相关技术的讨论高性能电源开关装置对于高能效电源转换是至关重要的。这种装置使得电源开关产品可以在飞机和汽车的电子系统中使用。高性能电源开关要求低导通电阻和常关操作。对于III族氮化物晶体管，其具有低导通电阻和常关操作之间的折衷。低沟道电阻通常通过制造其中的电子以高迁移率传输的AlGaN/GaN异质结实现。然而，在AlGaN/GaN异质结中发生的电子积累导致常开操作。这种晶体管的先前示例使用具有在侧壁上再生长的AlGaN层的沟槽栅结构以产生高迁移率沟道。这样的设计以低导通电阻工作；然而，它也工作在常开模式，其会导致在一些应用中的不安全操作。具有在侧壁上再生长的AlGaN层的沟槽栅以产生高迁移率沟道被Okada等发表在2010年应用物理快报上的“NovelVerticalHeterojunctionField-EffectTransistorwithRe-grownAlGaN/GaNTwo-DimensionalElectronGasChannelsonGaNSubstrates”描述。虽然这种方法具有低导通电阻的优点，但具有在常开模式工作的缺点。能够提供低导通电阻和在常关模式工作的改进的高性能电源开关是令人期望的。
技术实现思路
本公开描述一种III族氮化物晶体管，用于具有高电流密度、低导通电阻以及与表现出低沟道电阻的高电子迁移率沟道兼容的常关栅极的高效率电源开关晶体管。在本文公开的第一个实施例中，晶体管包括III族氮化物半导体层的叠层，叠层具有正面和背面，源极与叠层的正面接触，漏极与叠层的背面接触，沟槽贯穿叠层的一部分，沟槽具有侧壁，在沟槽中形成栅极结构，包含在沟槽的侧壁上形成AlN(氮化铝)层，绝缘覆盖层在AlN层上形成，以及栅电极在绝缘覆盖层上形成并且覆盖沟槽的侧壁。在本文公开的另一个实施例中，一种制造晶体管的方法，其包括形成III族氮化物半导体层的叠层，叠层具有正面和背面，在叠层的正面形成源极，在叠层的背面形成漏极，形成贯穿叠层的一部分的沟槽，沟槽具有侧壁，在沟槽中形成栅极结构，包含在沟槽的侧壁上形成AlN层，在AlN层上形成绝缘覆盖层，以及在绝缘覆盖层上形成栅电极并且覆盖沟槽的侧壁。在本文公开的另一个实施例中，晶体管包括源极、漏极、包含n+GaN(氮化镓)的漏极接触层(漏极接触层与漏极接触)、在漏极接触层上的n-GaN的沟道层、在沟道层上的AlGaN(铝镓氮)或GaN的p-层；以及在p-层上的n+GaN的源极接触层(源极接触层与源极接触)、贯穿源极接触层和p-层的沟槽；以及在沟槽中形成的栅极结构，包括在沟槽的侧壁上形成的AlN层、在AlN层上形成的绝缘覆盖层以及在绝缘覆盖层上形成的栅电极并且覆盖沟槽的侧壁。本专利技术的目的、优势和新颖特征部分地通过下面的描述得到阐述。在附图和说明书中，附图标记表示各种特征，其中相同附图标记表示相同特征。附图说明图1是根据本技术原理的GaN垂直晶体管的横截面视图；图2是根据本技术原理的GaN垂直晶体管的更详细的横截面视图；图3A、3B、3C、3D、3E、3F以及3G示出与本技术原理一致的制造如图2中所示的GaN垂直晶体管的制造图。具体实施方式下面将详细说明本专利技术的多个具体实施方式。但是本领域普通技术人员可以理解，本专利技术的实施并不需要全部具体细节。在其他情况下，出于简洁的目的，说明书对已知特征并未描述。图1是根据本技术原理的GaN垂直晶体管的横截面视图。如图1中所示的晶体管100，至少具有在装置150的上表面上的一个源极102和栅电极130。漏极112在装置150的底面上。III族氮化物半导体层在源极102与漏极112之间制造。III族氮化物半导体层包括(从图1的底部到顶部)：重掺杂n+型GaN漏极接触层110、轻掺杂n-型GaN漂移或沟道层108、高掺杂p-型GaN或者AlGaN基极层106以及高掺杂n+型GaN源极接触层104。栅极结构包括在沟槽的侧壁上制造的具有以下层的沟槽：AlN层127和绝缘覆盖层128。在一个实施例中，绝缘覆盖层在AlN层之上形成，AlN层本身在沟槽的侧壁上形成。栅电极130在绝缘覆盖层128上形成，并且至少覆盖在沟槽的侧壁上的绝缘覆盖层128。图2是根据本技术原理的GaN垂直晶体管200的替代实施例。在图2中，与图1中相同的构件用相同的附图标记表示，并且在下面不会详细描述。如图2中所示的晶体管200，包括在装置150的上表面上的源极102和栅电极130、在装置150的底面上的漏极112以及如上参考图1的层104、106、108以及110。在图2中，栅极结构包含在沟槽的侧壁上制备的具有以下层的沟槽：GaN沟道层224、单晶AlN层225、多晶AlN层226以及绝缘覆盖层128。栅电极130在绝缘覆盖层128之上形成，并且至少覆盖沟槽的侧壁。GaN沟道层224与沟道层108连续，层224在沟槽的侧壁上形成并且可以与源极102接触。单晶AlN层225在层224之上，并且多晶AlN层226在层225之上。绝缘覆盖层128在多晶AlN层226之上。栅电极130在绝缘覆盖层128上形成并且至少覆盖在沟槽的侧壁上的绝缘覆盖层128。下面描述制造图1或图2的装置的方法。与图1和图2中相同的构件用相同的附图标记表示，并且在下面不会详细描述。轻掺杂n-GaN漂移层108首先通过金属有机物化学气相沉淀(MOCVD)或分子束外延(MBE)在高掺杂n+GaN漏极接触层110上生长。n-型GaN漂移或者沟道层108的掺杂物通常可以是Si、O、Ge或者它们的组合。高掺杂n+GaN漏极接触层110通常具有大于1017cm-3并且小于1021cm-3的掺杂浓度。漂移层108具有通常在1015cm-3到1017cm-3范围内的掺杂浓度。漂移层108具有通常在0.5μm到50μm范围内的厚度。p-型GaN基极层106通过MOCVD或者MBE在漂移层108之上生长。p-型GaN106层的掺杂物可以是Mg，并且掺杂浓度可以在1017cm-3到1020cm-3之间。p-型GaN基极层106的厚度通常在0.1μm到10μm的范围内。高掺杂n+源极层104通过MOCVD或者MBE在p-型GaN基极层106之上生长。n+GaN源极层104的掺杂物通常可以是Si、O、Ge或者它们的组合，并且通常具有大于1017cm-3并且小于1021cm-3的掺杂浓度。n+GaN源极层104的厚度通常在0.01μm到1μm的范围内。栅极沟槽302在源极102之间的GaN层的叠层中形成，沟槽的底部贯穿p-型GaN基极层106并且停在n-GaN漂移层108的里面。栅极沟槽302通常通过电感耦合的等离子体刻蚀形成，具有基于Cl的化学物质。栅极沟槽的宽度通常在0.5μm到5μm的范围内。为了形成图1的装置，栅极介质叠层然后在栅极沟槽的侧壁上形成。如图1中所示，栅极介质叠层的一个示例是AlN127的双层和SiN的绝缘覆盖层128。AlN层127可以通常通过MOCVD生长，本文档来自技高网...

【技术保护点】
一种晶体管，包括：III族氮化物半导体层的叠层，所述叠层具有正面和背面；源极，其与所述叠层的正面接触；漏极，其与所述叠层的背面接触；沟槽，其贯穿所述叠层的一部分，所述沟槽具有侧壁；以及栅极结构，其在所述沟槽中形成，包括：AlN层，其在所述沟槽的侧壁上形成；绝缘覆盖层，其在所述AlN层上形成；以及栅极，其在所述绝缘覆盖层上形成并且覆盖所述沟槽的侧壁。

【技术特征摘要】
【国外来华专利技术】2015.04.14 US 62/147,3251.一种晶体管，包括：III族氮化物半导体层的叠层，所述叠层具有正面和背面；源极，其与所述叠层的正面接触；漏极，其与所述叠层的背面接触；沟槽，其贯穿所述叠层的一部分，所述沟槽具有侧壁；以及栅极结构，其在所述沟槽中形成，包括：AlN层，其在所述沟槽的侧壁上形成；绝缘覆盖层，其在所述AlN层上形成；以及栅极，其在所述绝缘覆盖层上形成并且覆盖所述沟槽的侧壁。2.根据权利要求1所述的晶体管，其中III族氮化物半导体层的所述叠层包括：漏极接触层，其在所述背面包括n+GaN，所述漏极接触层与所述漏极接触；n-GaN的沟道层，其在所述漏极接触层上；AlGaN或GaN的p-层，其在所述沟道层上；以及n+GaN的源极接触层，其在所述p-层上，所述源极接触层与所述源极接触；其中所述沟槽贯穿所述源极接触层和所述p-层。3.根据权利要求1所述的晶体管，其中所述AlN层包括：单晶AlN层，其在所述沟槽的侧壁上形成；以及多晶AlN层，其在所述单晶AlN层上形成。4.根据权利要求3所述的晶体管，其中所述单晶AlN层的厚度范围大约从0.5nm到2nm；以及其中所述多晶AlN层的厚度范围大约从5nm到50nm。5.根据权利要求3所述的晶体管，其中所述单晶AlN层通过MOCVD或者MBE生长。6.根据权利要求3所述的晶体管，其中所述多晶AlN层通过MOCVD或者MBE生长。7.根据权利要求3所述的晶体管，其中所述单晶AlN层在600°到1000°之间的温度通过MOCVD生长；其中所述多晶AlN层在600°到1000°之间的温度通过MOCVD生长。8.根据权利要求1所述的晶体管，进一步包括：第二GaN沟道层，其在所述AlN层和所述沟槽的侧壁之间；其中所述第二GaN沟道层与所述沟道层接触。9.根据权利要求8所述的晶体管，其中所述第二GaN沟道层的厚度范围大约从1nm到10nm。10.根据权利要求8所述的晶体管，其中所述第二GaN沟道层通过MOCVD或者MBE生长。11.一种制造晶体管的方法，包括：形成III族氮化物半导体层的叠层，所述叠层具有正面和背面；在所述叠层的正面形成源极；在所述叠层的背面形成漏极；形成贯穿所述叠层的一部分的沟槽，所述沟槽具有侧壁；以及在所述沟槽中形成栅极结构，包括：在所述沟槽的侧壁上形成AlN层；在所述AlN层上形成绝缘覆盖层；以及在所述绝缘覆盖层上形成栅极并且覆盖所述沟槽的侧壁。12.根据权利要求11所述的方法，其中形成III族氮化物半导体层的所述叠层包括：在所述背面上形成包括n+GaN的漏极接触层；在所述漏极接触层上形成n-GaN的沟道层；在所述沟道层上形成AlGaN或GaN的p-层；以及在p-层上形成n+GaN的源极接触层，所述源极接触层与所述源极接触；其中形成所述沟槽，其贯穿所述叠层的一部分，包括形成贯穿所述源极接触层和所述p-层的所述沟槽。13.根据权...

【专利技术属性】
技术研发人员：储荣明，
申请(专利权)人：HRL实验室有限责任公司，
类型：发明
国别省市：美国,US