半导体封装制造技术

本发明专利技术实施例公开了一种半导体封装，该半导体封装纳入了一中介层。其中，该半导体封装包括：载体基板，具有相对的第一表面和第二表面；以及芯片堆叠，设置于该载体基板的该第一表面上；其中，该芯片堆叠包括：第一半导体晶粒，第二半导体晶粒和位于该第一和第二半导体晶粒之间的中介层；其中，该中介层用于传送该第一和第二半导体晶粒之间的信号。

【技术实现步骤摘要】
半导体封装
本专利技术涉及封装技术，尤其涉及一种半导体封装。
技术介绍
如本领域技术人员所知，目前已有各式各样的芯片封装技术，例如，球栅阵列(ballgridarray，BGA)、线接合(wire-bonding)、倒装芯片(flipchip)等等，用于经由晶粒(die)和基板两者上的接合点来将晶粒安装到基板上。为了确保电子产品或通信装置的小型化和多功能性，要求半导体封装尺寸小、多管脚(pin)连接、高速和高功能性。由于线接合系统级封装(Wire-bondingSystem-in-Package，WBSiP)技术能够增大半导体封装的容量，因此WBSiP技术受到了广泛应用。WBSiP涉及将多个芯片堆叠在一起且通过线接合的方式彼此连接。然而，传统的WBSiP会遇到一些问题，举例来说，封装厚度、支撑微间距焊垫的能力以及低电阻值/电感值的效果。输入输出(Input-Output，I/O)管脚数的增加以及对于高性能集成电路的需求增加促进了倒装芯片封装技术的开发。倒装芯片技术利用在芯片接合垫(bondingpad)上的凸块(bump)来直接互连至封装媒介，该芯片通过最短路径面朝下地接合至封装媒介。倒装芯片技术不仅可应用于单芯片封装，同时也可应用至更高水平或集成度更高的封装，以及可应用至能容纳多个芯片的复杂基板，以形成更大的功能单元。倒装芯片技术采用面矩阵式(areaarray)的设计，实现了与装置的最高互连密度以及与封装的电感互连非常低是其优点所在。但是，现有的倒装芯片技术面临着基板上的凸块节距(bumppitch)限制的挑战。除此之外，因为昂贵的芯片载体基板一般包含1+2+1或者更多的层叠，因此高性能FCBGA(倒装芯片球栅阵列)是昂贵的。由于基板的凸块节距的发展和微缩(shrinkage)明显慢于晶粒微缩(dieshrinking)以及管脚数量的增加，因此基板的凸块节距是倒装芯片发展路线的瓶颈所在。甚至在未来，晶粒微缩将超过基板载体上的凸块节距分辨率的微缩。为了攻克此技术差距的问题，硅中介层(siliconinterposer)与TSV(ThroughSiliconVia，硅穿孔)技术，以及微小间距凸块技术是优选的解决方案。但是，上述提及的基于TSV的技术是昂贵的并且涉及复杂的制造工艺。
技术实现思路
有鉴于此，本专利技术实施例提供了一种结合了中介层的半导体封装。本专利技术实施例提供了一种半导体封装，包括：载体基板，具有相对的第一表面和第二表面；以及芯片堆叠，设置于该载体基板的该第一表面上；其中，该芯片堆叠包括：第一半导体晶粒，第二半导体晶粒和位于该第一和第二半导体晶粒之间的中介层；其中，该中介层用于传送该第一和第二半导体晶粒之间的信号。其中，该第一和第二半导体晶粒均为线接合芯片。其中，该第一半导体晶粒包括：已知合格的动态随机存取存储器或者专用集成电路；以及/或者，该第二半导体晶粒包括：片上系统或者专用集成电路。其中，该载体基板包括：具有金属走线和树脂的有机封装基板；或者，该中介层包括：硅中介层或者树脂基板中介层。其中，该中介层包括：接地平面，用于在该第一和第二半导体晶粒之间提供射频屏蔽。其中，该中介层包括：命令/地址接合垫，重布置接合垫，数据接合垫和内部走线；其中，该内部走线将该命令/地址接合垫或者该数据接合垫电性耦接至该重布置接合垫。其中，该第一半导体晶粒包括：至少一个命令/地址信号垫，设置在该第一半导体晶粒的第一边缘上，以及至少一个数据信号垫，设置在该第一半导体晶粒的第二边缘上；其中，该第一边缘与该第二边缘相对；其中，该命令/地址接合垫接近该命令/地址信号垫和该第一边缘，该重布置接合垫和该数据接合垫接近该数据信号垫和该第二边缘。其中，该命令/地址信号垫通过第一接合线电性耦接至该命令/地址接合垫；或者，该数据信号垫通过第二接合线电性耦接至该数据接合垫；或者，该数据信号垫和该重布置接合垫均电性耦接至该载体基板。其中，该第二半导体晶粒包括：第一和第二输入/输出垫，位于该第二半导体晶粒的主动面上，并且分别用于传送命令/地址信号和数据信号。其中，该第一和第二输入/输出垫分别通过第三接合线和第四接合线电性耦接至该命令/地址接合垫和该数据接合垫；或者，该第一和第二输入/输出垫均电性耦接至该载体基板。其中，该第二半导体晶粒直接安装于该载体基板的该第一表面上，该中介层安装于该第二半导体晶粒上，以及该第一半导体晶粒安装于该中介层上。其中，进一步包括：第一绝缘膜，位于该中介层和该第二半导体晶粒之间；以及第二绝缘膜，位于该中介层和该第一半导体晶粒之间。其中，该芯片堆叠进一步包括：第三半导体晶粒；以及第三绝缘膜，位于该第三半导体晶粒和该第一半导体晶粒之间。其中，进一步包括：刚性支撑基板，位于该第二半导体晶粒和该中介层之间。其中，该第二半导体晶粒为倒装芯片。本专利技术实施例提供了一种半导体封装，包括：载体基板，具有相对的第一表面和第二表面；以及芯片堆叠，设置于该载体基板的该第一表面上；其中，该芯片堆叠包括：第一半导体晶粒，第二半导体晶粒和位于该第一和第二半导体晶粒之间的中介层；其中，该中介层用于传送该第一和第二半导体晶粒之间的信号，其中，该第一半导体晶粒和该第二半导体晶粒中的一个为倒装芯片。其中，该第二半导体晶粒为该倒装芯片，且该第二半导体晶粒直接安装于该载体基板的该第一表面上，该中介层安装于该第二半导体晶粒上，该第一半导体晶粒安装于该中介层上。其中，该第一半导体晶粒为已知合格的动态随机存取存储器，该第二半导体晶粒为片上系统。本专利技术实施例的有益效果是：本专利技术实施例的半导体封装，在其中的第一和第二半导体晶粒之间设置中介层来传送该第一和第二半导体晶粒之间的信号，从而实现在该半导体封装中结合中介层。附图说明图1为根据本专利技术实施例的半导体封装的横截面示意图；图2为根据本专利技术另一实施例的半导体封装的横截面示意图；图3为根据本专利技术另一实施例的半导体封装的横截面示意图；图4为根据本专利技术又另一实施例的半导体封装的横截面示意图；图5为根据本专利技术又另一实施例的半导体封装的横截面示意图；图6为根据本专利技术又另一实施例的半导体封装的横截面示意图；图7为根据本专利技术又另一实施例的半导体封装的横截面示意图；图8为根据本专利技术又另一实施例的半导体封装的横截面示意图；图9为根据本专利技术又另一实施例的半导体封装的横截面示意图；图10为根据本专利技术又另一实施例的半导体封装的横截面示意图；图11为图7所描绘的半导体封装的变形，其中DRAM芯片堆叠在中介层上。具体实施方式为了使本专利技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。在本申请说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装本文档来自技高网...

【技术保护点】
一种半导体封装，其特征在于，包括：载体基板，具有相对的第一表面和第二表面；以及芯片堆叠，设置于该载体基板的该第一表面上；其中，该芯片堆叠包括：第一半导体晶粒，第二半导体晶粒和位于该第一和第二半导体晶粒之间的中介层；其中，该中介层用于传送该第一和第二半导体晶粒之间的信号。

【技术特征摘要】
2016.06.15 US 15/182,613;2016.07.01 US 62/357,401;1.一种半导体封装，其特征在于，包括：载体基板，具有相对的第一表面和第二表面；以及芯片堆叠，设置于该载体基板的该第一表面上；其中，该芯片堆叠包括：第一半导体晶粒，第二半导体晶粒和位于该第一和第二半导体晶粒之间的中介层；其中，该中介层用于传送该第一和第二半导体晶粒之间的信号。2.如权利要求1所述的半导体封装，其特征在于，该第一和第二半导体晶粒均为线接合芯片。3.如权利要求1所述的半导体封装，其特征在于，该第一半导体晶粒包括：已知合格的动态随机存取存储器或者专用集成电路；以及/或者，该第二半导体晶粒包括：片上系统或者专用集成电路。4.如权利要求1所述的半导体封装，其特征在于，该载体基板包括：具有金属走线和树脂的有机封装基板；或者，该中介层包括：硅中介层或者树脂基板中介层。5.如权利要求1所述的半导体封装，其特征在于，该中介层包括：接地平面，用于在该第一和第二半导体晶粒之间提供射频屏蔽。6.如权利要求1所述的半导体封装，其特征在于，该中介层包括：命令/地址接合垫，重布置接合垫，数据接合垫和内部走线；其中，该内部走线将该命令/地址接合垫或者该数据接合垫电性耦接至该重布置接合垫。7.如权利要求6所述的半导体封装，其特征在于，该第一半导体晶粒包括：至少一个命令/地址信号垫，设置在该第一半导体晶粒的第一边缘上，以及至少一个数据信号垫，设置在该第一半导体晶粒的第二边缘上；其中，该第一边缘与该第二边缘相对；其中，该命令/地址接合垫接近该命令/地址信号垫和该第一边缘，该重布置接合垫和该数据接合垫接近该数据信号垫和该第二边缘。8.如权利要求7所述的半导体封装，其特征在于，该命令/地址信号垫通过第一接合线电性耦接至该命令/地址接合垫；或者，该数据信号垫通过第二接合线电性耦接至该数据接合垫；或者，该数据信号垫和该重布置接合垫...

【专利技术属性】
技术研发人员：周哲雅，洪坤廷，杨家豪，陈南诚，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71