一种半导体封装方法及半导体结构技术

本发明专利技术公开一种半导体封装方法及半导体结构，其中，半导体封装方法包括以下步骤：S10、提供一引线框，引线框具有相对的第一表面和第二表面，对第一表面进行半蚀刻处理，在第一表面成型第一半蚀刻区域、至少一个L形的第一引线和若干管脚；S20、对经过半蚀刻处理的第一表面进行绝缘处理；S30、将芯片焊接在经过绝缘处理的第一引线上并使第一引线的两端部外露于芯片，S40、若干管脚环设于芯片外部，将金属导线一端与芯片电极焊接，另一端与管脚或外露于芯片的第一引线焊接；S50、对焊接金属导线后的引线框进行后处理，完成半导体封装；第一引线一端与一个管脚电连接。本发明专利技术通过在芯片的下方布线，可以缩小产品的封装面积，以制得小型化的半导体结构。

A semiconductor packaging method and semiconductor structure

The invention discloses a semiconductor encapsulation method and semiconductor structure, wherein the semiconductor packaging method comprises the following steps: S10, a lead frame, a lead frame having a first surface and a second surface opposite to the first surface, the etching process in the first half, the first half of the wire is formed on the surface of the etching area, at least one L shape. And a plurality of pins; S20, after the first half of the surface etched by insulating; S30, after the first chip welding wire insulation processing and so on both ends of the first lead exposed on the chip, S40, several pin ring is arranged at the outside of the chip, the chip electrode welding metal wire end and the other end. With the pin or exposed to the chip of S50, the first lead wire welding; welding wire lead frame after the postprocessing, complete the first lead a semiconductor package; The end is electrically connected to a pin. The invention can reduce the packaging area of the product by wiring the chip, so as to produce a miniaturized semiconductor structure.

【技术实现步骤摘要】
一种半导体封装方法及半导体结构
本专利技术涉及半导体
，具体涉及一种半导体封装方法及半导体结构。
技术介绍
随着半导体的技术发展和应用需求，半导体元器件朝着轻、薄、短、小的方向发展，以实现半导体器件小型化的发展趋势，这就要求封装设计者最大限度地利用封装空间，缩小产品。传统的半导体元器件中，如图1所示，由于芯片2′需要和引线框1′绝缘，引线框1′布线不能通过芯片2′下方，必须围绕在芯片2′的四周，导致产品的封装面积较大。对于某些不得不把线布在芯片下方的半导体器件，现有技术中通常采用多层PCB取代引线框架，由于多层PCB加工复杂，且价格远远高于引线框架，导致半导体元器件的生产成本非常高。
技术实现思路
本专利技术的一个目的在于提供一种半导体封装方法，以制得小型化的半导体结构。本专利技术的另一个目的在于提供一种半导体结构，其封装面积小。为达此目的，本专利技术采用以下技术方案：一方面，提供一种半导体封装方法，包括以下步骤：S10、提供一引线框，所述引线框具有相对的第一表面和第二表面，对所述第一表面进行半蚀刻处理，在所述第一表面成型第一半蚀刻区域以及第一非蚀刻区域，所述第一非蚀刻区域包括至少一个L形的第一引线和若干管脚；S20、对经过半蚀刻处理的所述第一表面进行绝缘处理；S30、将芯片焊接在经过绝缘处理的所述第一引线上并使所述第一引线的两端部外露于所述芯片，S40、若干所述管脚环设于所述芯片的外部，将金属导线的一端与所述芯片的电极焊接，另一端与所述管脚或外露于所述芯片的所述第一引线焊接；S50、对焊接金属导线后的所述引线框进行后处理，完成半导体封装；其中，所述第一引线的一端与一个所述管脚电连接。作为半导体封装方法的一种优选方案，所述第一非蚀刻区域还包括被动元件座，所述管脚包括第一管脚和第二管脚，所述第一管脚成型于所述引线框相对的两端，所述第二管脚成型于所述被动元件座与所述芯片之间；步骤S40还包括：将被动元件焊接在经过绝缘处理的所述被动元件座上。作为半导体封装方法的一种优选方案，在所述第一表面还成型有若干第二引线，所述第二引线邻近所述引线框的端部，所述第一引线位于所述第二管脚与所述第二引线之间。作为半导体封装方法的一种优选方案，步骤S20具体包括：向所述第一表面涂覆绝缘材料，使所述绝缘材料覆盖所述第一半蚀刻区域及所述第一引线的用于安装所述芯片的区域。作为半导体封装方法的一种优选方案，步骤S50具体包括以下步骤：S51、对所述第一表面注塑环氧树脂封装材料；S52、对所述第二表面进行半蚀刻；S53、对所述第二表面进行绝缘处理。作为半导体封装方法的一种优选方案，所述第二表面包括待蚀刻的第一区域和与所述管脚相对的第二区域；步骤S52具体包括：对所述第一区域进行半蚀刻，在所述第二表面上成型第二半蚀刻区域，使所述芯片外周的若干所述管脚之间分离、所述第一引线和所述第二引线之间分离以及若干所述第二引线之间分离。作为半导体封装方法的一种优选方案，步骤S53具体包括：在所述第二表面涂覆绝缘材料，使所述绝缘材料完全覆盖所述第二半蚀刻区域。另一方面，还提供一种采用所述的半导体封装方法制得的半导体结构，包括：引线框，所述引线框具有相对的第一表面和第二表面，所述引线框上通过蚀刻成型有管脚和引线，所述引线包括第一引线和第二引线，所述第一引线呈L型，所述管脚包括第一管脚和第二管脚，所述第一管脚间隔排布于所述引线框相对的两端，所述引线的一端与所述第一管脚或所述第二管脚电连接；芯片，所述芯片焊接于所述第一引线上，所述第一引线沿其长度方向的两端外露于所述芯片，且所述芯片与所述第一引线之间设置有第一绝缘层，所述芯片上的电极通过金属导线与相应的所述管脚或所述引线电连接。作为半导体结构的一种优选方案，半导体结构还包括焊接在所述第一表面的被动元件，所述被动元件与所述芯片之间设置有所述第二管脚，所述第二引线邻近所述引线框的一端部，且所述芯片位于所述第二管脚与所述第二引线之间。作为半导体结构的一种优选方案，所述第一表面封装有环氧树脂层，所述芯片、所述引线和所述被动元件均密封于所述环氧树脂层内；所述第二表面涂覆有第二绝缘层。本专利技术的有益效果：本专利技术中的芯片焊接在第一引线的上方，且芯片通过金属导线与第一引线电连接，相当于在芯片的下方布线，可以缩小产品的封装面积，以制得小型化的半导体结构。与现有技术相比，可以缩短引线的长度，避免引线与其他的引线交叉接触而影响半导体结构的使用性能。附图说明图1为现有的半导体结构的内部结构示意图。图2为本专利技术实施例的半导体封装方法的流程图。图3a为本专利技术实施例的引线框的第一表面半蚀刻后的第一表面结构示意图。图3b为图3a的A-A向示意图。图4a为本专利技术实施例的引线框的第一表面绝缘处理后的第一表面结构示意图。图4b为图4a的B-B向示意图。图5a为本专利技术实施例的引线框的第一表面焊接芯片和被动元件后的第一表面结构示意图。图5b为图5a的C-C向示意图。图6a为本专利技术实施例的引线框的第一表面焊接金属导线后的第一表面结构示意图。图6b为图6a的D-D向示意图。图7a为本专利技术实施例的引线框的第一表面注塑封装材料后的第一表面结构示意图。图7b为图7a的E-E向示意图。图8a为本专利技术实施例引线框的第一表面注塑封装材料后并且引线框的第二表面半蚀刻后的第二表面结构示意图。图8b为图8a的F-F向示意图。图9a为本专利技术实施例引线框的第二表面半蚀刻并进行绝缘处理后的第二表面结构示意图。图9b为图9a的G-G向示意图。图10为本专利技术实施例的半导体结构的结构示意图。图1中：1′、引线框；2′、芯片。图2～10中：1、引线框；11、第一半蚀刻区域；12、第二半蚀刻区域；21、第一引线；22、第二引线；31、第一管脚；32、第二管脚；4、芯片；5、金属导线；6、被动元件座；7、被动元件；8、第一绝缘层；9、环氧树脂层；10、第二绝缘层。具体实施方式下面结合附图并通过具体实施方式来进一步说明本专利技术的技术方案。在本专利技术的描述中，需要理解的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，除非另有明确的规定和限定，术语“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。在本专利技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征之“上”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征之“下”包括第一本文档来自技高网...

【技术保护点】
一种半导体封装方法，其特征在于，包括以下步骤：S10、提供一引线框，所述引线框具有相对的第一表面和第二表面，对所述第一表面进行半蚀刻处理，在所述第一表面成型第一半蚀刻区域以及第一非蚀刻区域，所述第一非蚀刻区域包括至少一个L形的第一引线和若干管脚；S20、对经过半蚀刻处理的所述第一表面进行绝缘处理；S30、将芯片焊接在经过绝缘处理的所述第一引线上并使所述第一引线的两端部外露于所述芯片；S40、若干所述管脚环设于所述芯片的外部，将金属导线的一端与所述芯片的电极焊接，另一端与所述管脚或外露于所述芯片的所述第一引线焊接；S50、对焊接金属导线后的所述引线框进行后处理，完成半导体封装；其中，所述第一引线的一端与一个所述管脚电连接。

【技术特征摘要】
1.一种半导体封装方法，其特征在于，包括以下步骤：S10、提供一引线框，所述引线框具有相对的第一表面和第二表面，对所述第一表面进行半蚀刻处理，在所述第一表面成型第一半蚀刻区域以及第一非蚀刻区域，所述第一非蚀刻区域包括至少一个L形的第一引线和若干管脚；S20、对经过半蚀刻处理的所述第一表面进行绝缘处理；S30、将芯片焊接在经过绝缘处理的所述第一引线上并使所述第一引线的两端部外露于所述芯片；S40、若干所述管脚环设于所述芯片的外部，将金属导线的一端与所述芯片的电极焊接，另一端与所述管脚或外露于所述芯片的所述第一引线焊接；S50、对焊接金属导线后的所述引线框进行后处理，完成半导体封装；其中，所述第一引线的一端与一个所述管脚电连接。2.根据权利要求1所述的半导体封装方法，其特征在于，所述第一非蚀刻区域还包括被动元件座，所述管脚包括第一管脚和第二管脚，所述第一管脚成型于所述引线框相对的两端，所述第二管脚成型于所述被动元件座与所述芯片之间；步骤S40还包括：将被动元件焊接在经过绝缘处理的所述被动元件座上。3.根据权利要求2所述的半导体封装方法，其特征在于，在所述第一表面还成型有若干第二引线，所述第二引线邻近所述引线框的端部，所述第一引线位于所述第二管脚与所述第二引线之间。4.根据权利要求1所述的半导体封装方法，其特征在于，步骤S20具体包括：向所述第一表面涂覆绝缘材料，使所述绝缘材料覆盖所述第一半蚀刻区域及所述第一引线用于安装所述芯片的区域。5.根据权利要求3所述的半导体封装方法，其特征在于，步骤S50具体包括以下步骤：S51、对所述第一表面注塑环氧树脂封装材料；S52、对所述第二表面进行半...

【专利技术属性】
技术研发人员：徐振杰，曹周，
申请(专利权)人：杰群电子科技东莞有限公司，
类型：发明
国别省市：广东,44