一种芯片电路信息观测方法和装置制造方法及图纸

本发明专利技术提供了一种芯片电路信息观测方法和装置，通过模式配置电路配置芯片当前的工作模式，当芯片处于测试模式时，第一存储模块存储功能模块之间的信号信息；当芯片处于采样模式时，处理单元将信号信息从第一存储模块中转移存储至该第一存储模块对应的第二存储模块中；当芯片处于输出模式时，处理单元控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出。本发明专利技术可以使得芯片电路中各个功能模块之间的信号信息变得可视化，有利于技术人员快速找出芯片电路存在的问题，有效提高了测试效率。

A method and device for information observation of chip circuits

The invention provides a chip circuit information observation method and apparatus, through the work mode configuration circuit configuration chip current, when the chip is in the test mode, the information signal between the first storage module storage module; when the chip is in the sampling mode, processing unit second storage module signal information from the first storage module transfer and storage to the first memory module in the corresponding; when the chip is in output mode, the processing unit control clock generation unit generates a clock signal, and the second information storage module through the chip pins are output according to the frequency of the clock. The invention can visualize the information between each functional module in the chip circuit, and is helpful for technicians to find out the problems existing in the chip circuit quickly, and effectively improve the testing efficiency.

【技术实现步骤摘要】
一种芯片电路信息观测方法和装置
本专利技术涉及计算机技术安全领域，特别涉及一种芯片电路信息观测方法和装置。
技术介绍
在目前的芯片的工作过程中，芯片中的电路通常只能通过jtag或者cpu、以及寄存器读取电路将传输至芯片功能模块的某些信号信息读出。而对于功能模块与功能模块之间交互的中间信号信息，绝大多数仍然是作为黑盒子存在，无法将这部分信号信息读出以便作为调试的参考，这无疑给芯片的工作状态检测判断带来了很大的困难。例如当电路工作与预期不符时，很难直接获取功能电路当前的工作状态信息，无法快速判断出问题所在，给软件和硬件的开发调试带来了很大的困难。如果有一种方法可以获取实际功能电路中的电路状态，将极大地提高芯片产品开发使用过程中的测试效率。
技术实现思路
为此，需要提供一种芯片电路信息观测的技术方案，用以解决当前芯片工作过程中，由于无法读取到各个功能模块之间的中间信号信息，导致测试难度大、测试效率低等问题。为实现上述目的，专利技术人提供了一种芯片电路信息观测装置，所述装置包括模式配置电路、功能电路、第一存储单元、第二存储单元、时钟生成单元、处理单元、芯片引脚；所述第一存储单元和第二存储单元连接；所述处理单元与第一存储单元、第二存储单元、时钟生成单元、模式配置电路均连接；所述第二存储单元与芯片引脚连接；所示处理单元还和模式配置单元连接；所述第一存储单元包括一个或多个第一存储模块，所述第二存储单元包括一个或多个第二存储模块，每一个第一存储模块对应一个第二存储模块，第一存储模块与其对应的第二存储模块之间连接；所述功能电路包括至少两个功能模块，两个存在信号交互的功能模块之间均设置有第一存储模块；所述模式配置电路用于接收处理单元发送的模式配置信号，并根据配置信号配置芯片当前的工作模式，所述工作模式包括测试模式、采样模式和输出模式；当芯片处于测试模式时，所述第一存储模块用于存储功能模块之间的信号信息；当芯片处于采样模式时，所述处理单元用于将信号信息从第一存储模块中转移存储至该第一存储模块对应的第二存储模块中；当芯片处于输出模式时，所述处理单元用于控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出。进一步地，所述第二存储模块的数量为多个，当芯片处于测试模式或采样模式时，各个第二存储模块之间相互独立设置；当芯片处于输出模式时，所述处理单元还用于控制相邻的两个第二存储模块之间建立连接；所述芯片引脚的数量为一个，所述“处理单元用于控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出”包括：处理单元根据第二存储模块与芯片引脚之间的位置关系，由近及远依次通过芯片引脚输出各个第二存储模块中存储的信号信息。进一步地，所述第二存储模块的数量为多个，各个第二存储模块之间相互独立设置，所述芯片引脚的数量等于第二存储模块的数量，每一个芯片引脚对应与一个第二存储模块连接；所述“处理单元用于控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出”包括：处理单元根据第二存储模块与芯片引脚之间的位置关系，将各个第二存储模块中存储的信号信息通过与该第二存储模块对应的芯片引脚进行输出。进一步地，所述第二存储模块的数量为多个，所述芯片引脚的数量小于第二存储模块的数量，每一个第二存储模块对应匹配一个芯片引脚，每一个芯片引脚对应匹配一个或多个第二存储模块；当芯片处于输出模式时，所述处理单元还用于控制与同一个芯片引脚相匹配的第二存储模块之间建立连接；所述“处理单元用于控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出”包括：处理单元根据第二存储模块与芯片引脚之间的匹配关系，将各个第二存储模块中存储的信号信息通过与该第二存储模块对应的芯片引脚进行输出；当某一个芯片引脚与多个第二存储模块匹配时，则根据该芯片引脚与这些第二存储模块之间的位置关系，由近及远依次通过该芯片引脚输出这些第二存储模块中存储的信号信息。进一步地，所述第一存储单元和第二存储单元均为寄存器组，所述寄存器包括多个寄存器，每一寄存器对应存储一位信号。进一步地，所述装置还包括信息译码单元，所述信息译码单元与芯片引脚连接，所述信息译码单元用于对从芯片引脚输出的所有信号信息进行译码后再进行输出。专利技术人还提供了一种芯片电路信息观测方法，所述方法应用于芯片电路信息观测装置，所述装置包括模式配置电路、功能电路、第一存储单元、第二存储单元、时钟生成单元、处理单元、芯片引脚；所述第一存储单元和第二存储单元连接；所述处理单元与第一存储单元、第二存储单元、时钟生成单元、模式配置电路均连接；所述第二存储单元与芯片引脚连接；所示处理单元还和模式配置单元连接；所述第一存储单元包括一个或多个第一存储模块，所述第二存储单元包括一个或多个第二存储模块，每一个第一存储模块对应一个第二存储模块，第一存储模块与其对应的第二存储模块之间连接；所述功能电路包括至少两个功能模块，两个存在信号交互的功能模块之间均设置有第一存储模块；所述方法包括以下步骤：模式配置电路接收处理单元发送的模式配置信号，并根据配置信号配置芯片当前的工作模式，所述工作模式包括测试模式、采样模式和输出模式；当芯片处于测试模式时，第一存储模块存储功能模块之间的信号信息；当芯片处于采样模式时，处理单元将信号信息从第一存储模块中转移存储至该第一存储模块对应的第二存储模块中；当芯片处于输出模式时，处理单元控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出。进一步地，所述第二存储模块的数量为多个，当芯片处于测试模式或采样模式时，各个第二存储模块之间相互独立设置；所述芯片引脚的数量为一个；当芯片处于输出模式时，所述方法还包括：处理单元控制相邻的两个第二存储模块之间建立连接；所述步骤“处理单元控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出”包括：处理单元根据第二存储模块与芯片引脚之间的位置关系，由近及远依次通过芯片引脚输出各个第二存储模块中存储的信号信息。进一步地，所述第二存储模块的数量为多个，各个第二存储模块之间相互独立设置，所述芯片引脚的数量等于第二存储模块的数量，每一个芯片引脚对应与一个第二存储模块连接；所述步骤“处理单元控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出”包括：处理单元根据第二存储模块与芯片引脚之间的位置关系，将各个第二存储模块中存储的信号信息通过与该第二存储模块对应的芯片引脚进行输出。进一步地，所述第二存储模块的数量为多个，所述芯片引脚的数量小于第二存储模块的数量，每一个第二存储模块对应匹配一个芯片引脚，每一个芯片引脚对应匹配一个或多个第二存储模块；当芯片处于输出模式时，所述方法包括：处理单元控制与同一个芯片引脚相匹配的第二存储模块之间建立连接；所述步骤“处理单元控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出”包括：处理单元根据第二存储模块与芯片引脚之间的匹配关系，将各个第二存储模块中存储的信号信息通过与该第二存储模块对应的芯片引本文档来自技高网...

【技术保护点】
一种芯片电路信息观测装置，其特征在于，所述装置包括模式配置电路、功能电路、第一存储单元、第二存储单元、时钟生成单元、处理单元、芯片引脚；所述第一存储单元和第二存储单元连接；所述处理单元与第一存储单元、第二存储单元、时钟生成单元、模式配置电路均连接；所述第二存储单元与芯片引脚连接；所示处理单元还和模式配置单元连接；所述第一存储单元包括一个或多个第一存储模块，所述第二存储单元包括一个或多个第二存储模块，每一个第一存储模块对应一个第二存储模块，第一存储模块与其对应的第二存储模块之间连接；所述功能电路包括至少两个功能模块，两个存在信号交互的功能模块之间均设置有第一存储模块；所述模式配置电路用于接收处理单元发送的模式配置信号，并根据配置信号配置芯片当前的工作模式，所述工作模式包括测试模式、采样模式和输出模式；当芯片处于测试模式时，所述第一存储模块用于存储功能模块之间的信号信息；当芯片处于采样模式时，所述处理单元用于将信号信息从第一存储模块中转移存储至该第一存储模块对应的第二存储模块中；当芯片处于输出模式时，所述处理单元用于控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出。...

【技术特征摘要】
1.一种芯片电路信息观测装置，其特征在于，所述装置包括模式配置电路、功能电路、第一存储单元、第二存储单元、时钟生成单元、处理单元、芯片引脚；所述第一存储单元和第二存储单元连接；所述处理单元与第一存储单元、第二存储单元、时钟生成单元、模式配置电路均连接；所述第二存储单元与芯片引脚连接；所示处理单元还和模式配置单元连接；所述第一存储单元包括一个或多个第一存储模块，所述第二存储单元包括一个或多个第二存储模块，每一个第一存储模块对应一个第二存储模块，第一存储模块与其对应的第二存储模块之间连接；所述功能电路包括至少两个功能模块，两个存在信号交互的功能模块之间均设置有第一存储模块；所述模式配置电路用于接收处理单元发送的模式配置信号，并根据配置信号配置芯片当前的工作模式，所述工作模式包括测试模式、采样模式和输出模式；当芯片处于测试模式时，所述第一存储模块用于存储功能模块之间的信号信息；当芯片处于采样模式时，所述处理单元用于将信号信息从第一存储模块中转移存储至该第一存储模块对应的第二存储模块中；当芯片处于输出模式时，所述处理单元用于控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出。2.如权利要求1所述的芯片电路信息观测装置，其特征在于，所述第二存储模块的数量为多个，当芯片处于测试模式或采样模式时，各个第二存储模块之间相互独立设置；当芯片处于输出模式时，所述处理单元还用于控制相邻的两个第二存储模块之间建立连接；所述芯片引脚的数量为一个，所述“处理单元用于控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出”包括：处理单元根据第二存储模块与芯片引脚之间的位置关系，由近及远依次通过芯片引脚输出各个第二存储模块中存储的信号信息。3.如权利要求1所述的芯片电路信息观测装置，其特征在于，所述第二存储模块的数量为多个，各个第二存储模块之间相互独立设置，所述芯片引脚的数量等于第二存储模块的数量，每一个芯片引脚对应与一个第二存储模块连接；所述“处理单元用于控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出”包括：处理单元根据第二存储模块与芯片引脚之间的位置关系，将各个第二存储模块中存储的信号信息通过与该第二存储模块对应的芯片引脚进行输出。4.如权利要求1所述的芯片电路信息观测装置，其特征在于，所述第二存储模块的数量为多个，所述芯片引脚的数量小于第二存储模块的数量，每一个第二存储模块对应匹配一个芯片引脚，每一个芯片引脚对应匹配一个或多个第二存储模块；当芯片处于输出模式时，所述处理单元还用于控制与同一个芯片引脚相匹配的第二存储模块之间建立连接；所述“处理单元用于控制时钟生成单元产生时钟，并根据产生的时钟频率将第二存储模块中的信号信息通过芯片引脚依次输出”包括：处理单元根据第二存储模块与芯片引脚之间的匹配关系，将各个第二存储模块中存储的信号信息通过与该第二存储模块对应的芯片引脚进行输出；当某一个芯片引脚与多个第二存储模块匹配时，则根据该芯片引脚与这些第二存储模块之间的位置关系，由近及远依次通过该芯片引脚输出这些第二存储模块中存储的信号信息。5.如权利要求1所述的芯片电路信息观测装置，其特征在于，所述第一存储单元和第二存储单元均为寄存器组，所述寄存器包括多个寄存器，每一寄存器对应存储一位信号。6.如权利要求1至5任一项所述的芯片电路信息观测装置，其特征在于，所述装置还包括信息译码单元，所述信息译码单元与芯片引脚连接，所述信息译码单元用于对从芯片引脚输出的所有信号信息进行译码后再进行输出。7.一种芯片电路信息观测...

【专利技术属性】
技术研发人员：廖裕民，陈幸，
申请(专利权)人：福州瑞芯微电子股份有限公司，
类型：发明
国别省市：福建,35