引线框架、半导体器件及其封装工艺制造技术

本发明专利技术提供了一种引线框架、半导体器件及半导体器件的封装工艺。引线框架包括边框和沿边框长度方向排布于边框内的多个芯片封装单元；各芯片封装单元包括芯片基岛、多个管脚，以及连接芯片基岛和边框的多个连接筋；各管脚与边框位于同一平面，芯片基岛与边框所在平面之间具有高度落差，而使得芯片基岛背面在封装后能够外露进行散热。本发明专利技术的引线框架省去了现有技术中的散热片，性价比高，相应地，引线框架制作时省去了现有技术中铆接散热片的工序，避免铆接带来的接触不良缺陷；引线框架在封装时可降低焊锡飞溅至管脚上的可能性，降低了开路和短路发生的频率，另外可以从管脚两侧夹持固定管脚进行焊线，使焊线更稳定，提高产品质量可靠性。

Lead frame, semiconductor device and its packaging technology

The invention provides a packaging process for a lead frame, a semiconductor device and a semiconductor device. The lead frame includes a frame and a plurality of chip package units along the length direction of the frame are arranged on the frame; the chip packaging unit comprises a chip based island, a plurality of pins, and connecting chip based island and border a plurality of connecting bars; the pin and the frame in the same plane, with a high degree of gap between chip island with the frame plane, so that the chip can be exposed to heat island back after encapsulation. The lead frame of the invention cancels the heat sink, the existing technology in high cost, accordingly, make lead frame is saved when the process of riveting the radiator in the prior art, avoid contact with the defect of riveting brings; lead frame can be reduced to the possibility of solder splash at the pin of the package, reducing the open circuit and short circuit the frequency of occurrence, in addition to the pin from two clamping pins of welding line, the welding line is more stable, improve the reliability of product quality.

【技术实现步骤摘要】
引线框架、半导体器件及其封装工艺
本专利技术涉及半导体领域，特别涉及一种引线框架、半导体器件及半导体器件的封装工艺。
技术介绍
引线框架作为芯片载体，一般具有多个芯片封装单元，各芯片封装单元具有管脚区和芯片区，各芯片封装单元通过加装芯片并封装后构成半导体器件。对于功率放大器这类半导体器件，传统的Flexiwatt封装形式的引线框架由相分离的散热片和框架两部分组成；框架承载引线功能，其上形成有多个管脚区，管脚区中各管脚的内端之间围合出一个中空区域；散热片承载芯片贴装和散热功能，对应于管脚区设置，每一散热片与对应的一个管脚区组合而构成一个芯片封装单元。散热片长度与管脚区长度相当，管脚区两端设置连接筋以与散热片两端铆接固定。散热片覆盖管脚区中各管脚的内端，散热片中部作为芯片区，与管脚区的中空区域相对。这款引线框架具有较优的散热效果，但其存在以下缺点：1、框架与散热片需分别成型后进行铆接，成本高、制作工艺复杂，散热片和框架铆接容易造成接触不良；2、管脚内端被散热片覆盖，焊线时只能从未设置散热片的一侧对管脚进行压持，焊线后容易回弹造成脱焊的缺陷。
技术实现思路
本专利技术的一个目的在于提供一种引线框架，解决现有技术中引线框架制作工艺复杂、封装时容易出现产品缺陷的问题。本专利技术的另一个目的在于提供一种由上述引线框架封装而成的半导体器件以及该半导体器件的封装工艺。为解决上述技术问题，本专利技术采用如下技术方案：根据本专利技术的一个方面，本专利技术提供一种引线框架，包括边框和沿边框长度方向排布于边框内的多个芯片封装单元；各所述芯片封装单元包括芯片基岛、多个管脚，以及连接所述芯片基岛和所述边框的多个连接筋；各所述管脚与所述边框位于同一平面，所述芯片基岛与所述边框所在平面之间具有高度落差，而使得所述芯片基岛背面在封装后能够外露进行散热。优选地，所述引线框架为一体结构，所述芯片基岛、所述管脚以及所述边框的厚度均相同。优选地，所述芯片基岛的一侧边与所述边框相对，并通过至少两个所述连接筋与所述边框相连；所述芯片基岛的另一相对的侧边通过一所述连接筋与其中一所述管脚相连。优选地，所述多个管脚之间通过管脚连筋相连，所述管脚连筋与所述边框连接；以所述管脚连筋为界将各所述管脚分为内管脚段和外管脚段；各所述管脚的外管脚段平行排布，各所述管脚的内管脚段排布于所述芯片基岛周侧。优选地，所述边框于相邻两所述芯片封装单元之间设有分隔孔；所述分隔孔呈条形，沿所述边框宽度方向延伸。优选地，所述分隔孔长度与所述芯片封装单元大小适配。根据本专利技术的另一个方面，本专利技术提供一种半导体器件，包括芯片封装单元、贴装于芯片封装单元上的芯片，以及封装于芯片封装单元外部的封装体；所述芯片封装单元形成于如上所述的引线框架上；所述芯片贴装于所述芯片基岛的正面，所述芯片基岛的背面外露于所述封装体的一表面。根据本专利技术的又一个方面，本专利技术还提供一种半导体器件的封装工艺，包括：贴装芯片步骤：将芯片贴装于如上所述的引线框架上的芯片基岛的正面；引线键合步骤：通过引线将芯片的引脚与所述引线框架中的管脚对应连接，引线两端分别与所述引脚、所述管脚焊接固定；模封成型步骤：在所述芯片封装单元外部形成封装体，并使芯片基岛的背面外露于所述封装体的一表面。优选地，在所述贴装芯片步骤中，从所述芯片基岛的背面直接对芯片基岛进行加热。优选地，在所述引线键合步骤中，焊接引线时将所述管脚的两表面夹持固定。由上述技术方案可知，本专利技术至少具有如下优点和积极效果：本专利技术的引线框架中，芯片基岛与管脚所在平面之间具有高度落差，大大降低了贴装芯片时焊锡飞溅至管脚上的可能性，降低了开路和短路发生的频率，同时，在封装后芯片基岛背部外露进行散热，可以满足散热需求；引线框架省去了现有技术中的散热片，性价比高，相应地，引线框架制作时省去了现有技术中铆接散热片的工序，避免铆接带来的接触不良缺陷；管脚下方无散热片的遮挡，在封装工艺中焊接引线时，可以从管脚上下两侧夹持固定管脚，使焊线更稳定，管脚不会发生回弹脱焊现象，提高产品质量可靠性。附图说明图1是本专利技术引线框架优选实施例的平面结构示意图。图2是本专利技术引线框架优选实施例的侧视结构示意图。图3是本专利技术半导体器件的结构示意图，图中省略了部分管脚的示意。图4是本专利技术半导体器件封装工艺的流程示意图。附图标记说明如下：1、引线框架；11、边框；111、分隔孔；12、芯片封装单元；121、芯片基岛；1211、正面；1212、背面；122、管脚；1221、内管脚段；1222、外管脚段；123、连接筋；124、管脚连筋；2、半导体器件；21、封装体。具体实施方式体现本专利技术特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本专利技术能够在不同的实施方式上具有各种的变化，其皆不脱离本专利技术的范围，且其中的说明及图示在本质上是当作说明之用，而非用以限制本专利技术。参阅图1，本专利技术优选实施例的引线框架1包括边框11和沿边框11长度方向依次排布的多个芯片封装单元12，各芯片封装单元12之间相互隔离。引线框架1为一体结构，由片状基材经冲压去除多余部分后形成，芯片封装单元12的外围结构即为边框11。较优地，本实施例中，边框11于相邻两芯片封装单元12之间具有分隔孔111，分隔孔111呈条形，沿边框11宽度方向延伸。进一步地，该分隔孔111长度与芯片封装单元12的大小适配。通过该分隔孔111对芯片封装单元12进行分隔，便于后续分离各芯片封装单元12。一并参阅图1和图2，各芯片封装单元12包括芯片基岛121、多个管脚122以及连接芯片基岛121和边框11的多个连接筋123。芯片基岛121、管脚122与边框11的厚度相同。各管脚122与边框11位于同一平面，各管脚122之间通过管脚连筋124相固定，管脚连筋124沿边框11长度方向延伸，管脚连筋124两端与边框11连接。管脚122之间的管脚连筋124部分在芯片封装单元12封装后去除。以该管脚连筋124为界，将各管脚122分为内管脚段1221和外管脚段1222。各管脚122的外管脚段1222平行排布，与边框11的宽度方向一致。外管脚段1222在封装后外露，根据对成型后管脚122的需求，可以对各管脚122的外管脚段1222设定切脚处标记，例如可将奇数或偶数管脚122的切脚处的宽度设定为比其他管脚122的宽度小。各管脚122的内管脚段1221排布于芯片基岛121的周侧，内管脚段1221的内端(即靠近芯片基岛121的一端)进行电镀处理，以用于与芯片连接。各管脚122的内管脚段1221的内端之间围合出一中空区域，该中空区域大致地呈矩形，各管脚122的内端大致地对应于矩形的其中三条边排布。芯片基岛121与边框11所在平面之间具有高度落差h，芯片基岛121的正面1211即面向边框11的表面用于贴装芯片，芯片基岛121的背面1212作为散热面，在芯片封装单元12封装后能够外露而进行散热。芯片基岛121与边框11之间的高度差h根据封装后的半导体器件厚度而定，只需使得在封装后芯片基岛121的背面1212外露于封装体表面即可。本实施例中，芯片基岛121呈矩形，芯片基岛121在边框11所在平面内的投影位于各管脚122内端所围合的中空区域内，且芯片基岛121的投影的周缘与各管脚122内端之间具有间隙，管脚122本文档来自技高网...

【技术保护点】
一种引线框架，其特征在于，包括边框和沿边框长度方向排布于边框内的多个芯片封装单元；各所述芯片封装单元包括芯片基岛、多个管脚，以及连接所述芯片基岛和所述边框的多个连接筋；各所述管脚与所述边框位于同一平面，所述芯片基岛与所述边框所在平面之间具有高度落差，而使得所述芯片基岛背面在封装后能够外露进行散热。

【技术特征摘要】
1.一种引线框架，其特征在于，包括边框和沿边框长度方向排布于边框内的多个芯片封装单元；各所述芯片封装单元包括芯片基岛、多个管脚，以及连接所述芯片基岛和所述边框的多个连接筋；各所述管脚与所述边框位于同一平面，所述芯片基岛与所述边框所在平面之间具有高度落差，而使得所述芯片基岛背面在封装后能够外露进行散热。2.根据权利要求1所述的引线框架，其特征在于，所述引线框架为一体结构，所述芯片基岛、所述管脚以及所述边框的厚度均相同。3.根据权利要求1所述的引线框架，其特征在于，所述芯片基岛的一侧边与所述边框相对，并通过至少两个所述连接筋与所述边框相连；所述芯片基岛的另一相对的侧边通过一所述连接筋与其中一所述管脚相连。4.根据权利要求1所述的引线框架，其特征在于，所述多个管脚之间通过管脚连筋相连，所述管脚连筋与所述边框连接；以所述管脚连筋为界将各所述管脚分为内管脚段和外管脚段；各所述管脚的外管脚段平行排布，各所述管脚的内管脚段排布于所述芯片基岛周侧。5.根据权利要求1-4任一项所述的引线框架，其特征在于，所述边框于相邻两所述芯片封装单元之间设有...

【专利技术属性】
技术研发人员：陈中溧，林国志，杨卫华，游志涛，
申请(专利权)人：深圳赛意法微电子有限公司，
类型：发明
国别省市：广东,44