一种半导体器件的制作方法技术

本发明专利技术提供一种半导体器件的制作方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有若干间隔设置的浮栅，以及位于所述浮栅上的硬掩膜层；在所述浮栅和所述硬掩膜层的侧壁上形成侧墙，其中所述侧墙的材料包括无定形碳；在相邻所述浮栅之间的半导体衬底中形成浅沟槽隔离结构；去除所述硬掩膜层和所述侧墙，以露出所述浮栅。根据本发明专利技术的制作方法，采用无定形碳侧墙保护浮栅以及隧穿氧化层的侧壁，使其在刻蚀工艺中免于收到腐蚀损伤，且无定形碳的灰化去除方法也不会对氧化物造成损伤，因此，采用本发明专利技术的制作方法，可以提高器件的性能和可靠性。

A method of making semiconductor devices

The present invention provides a method for manufacturing a semiconductor device, wherein the method comprises the following steps: providing a semiconductor substrate, a floating gate number interval set is formed on the semiconductor substrate, and is located in the hard mask layer on the floating gate; a side wall on the side wall of the floating gate and the hard mask layer on the side wall of the material including amorphous carbon; shallow trench isolation structure is formed between the semiconductor substrate adjacent to the floating gate; the hard mask layer and the side wall is removed to expose the floating gate. According to the manufacturing method of the invention, the side wall of the amorphous carbon side wall protection and floating gate tunneling oxide layer, the etching process from corrosion damage, and amorphous carbon ashing removal method is not damaged, so the invention of oxide, the preparation method can improve the device the performance and reliability.

【技术实现步骤摘要】
一种半导体器件的制作方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件的制作方法。
技术介绍
在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来闪速存储器(flashmemory，简称闪存)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。随着集成电路的集成密度的持续增加，快闪单元按比例急剧缩小。根据NAND闪存维度的降低，需要增加由氧化物-氮化物-氧化物总共三层结构构成的ONO层的面积，来提高控制栅对浮栅的耦合比(couplingratio)。对于闪存而言，高耦合比(highcouplingratio)意味着低操作电压和低功耗。通常情况下，浮栅轮廓是非常垂直的，在刻蚀和湿法工艺过程中，浮栅的侧壁很容易受到损伤，这可能导致存留问题、程序太慢或者甚至程序失效等问题。因此，需要提出一种新的半导体器件的制作方法，以解决上述技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术提供一种半导体器件的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成有若干间隔设置的浮栅，以及位于所述浮栅上的硬掩膜层；在所述浮栅和所述硬掩膜层的侧壁上形成侧墙，其中所述侧墙的材料包括无定形碳；在相邻所述浮栅之间的半导体衬底中形成浅沟槽隔离结构；去除所述硬掩膜层和所述侧墙，以露出所述浮栅。进一步，所述硬掩膜层包括依次层叠的第一硬掩膜层和第二硬掩膜层。进一步，形成所述浅沟槽隔离结构的步骤包括：以所述硬掩膜层作为掩膜，刻蚀所述半导体衬底形成浅沟槽；沉积隔离材料填充所述浅沟槽，并进行化学机械研磨，停止于所述第一硬掩膜层内；回蚀刻去除部分所述隔离材料，以形成浅沟槽隔离结构，其中所述浅沟槽隔离结构的顶面与所述半导体衬底的表面齐平。进一步，在所述硬掩膜层和所述浮栅之间还形成有缓冲层。进一步，通过氧气灰化的方法去除所述侧墙。进一步，去除所述硬掩膜层和所述侧墙之后，还包括在所述浮栅和所述半导体衬底的表面上形成栅间介电层的步骤。进一步，所述栅间介电层包括氧化物-氮化物-氧化物构成的ONO层。进一步，所述第一硬掩膜层的材料为氮化物，所述第二硬掩膜层的材料为氧化物。进一步，所述侧墙的厚度范围为100-500埃。进一步，在所述浮栅和所述半导体衬底之间还形成有隧穿氧化层。综上所述，根据本专利技术的制作方法，采用无定形碳侧墙保护浮栅以及隧穿氧化层的侧壁，使其在刻蚀工艺中免于收到腐蚀损伤，且无定形碳的灰化去除方法也不会对氧化物造成损伤，因此，采用本专利技术的制作方法，可以提高器件的性能和可靠性。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A至图1I示出了根据本专利技术一实施方式的半导体器件的制作方法依次实施所获得结构的剖面示意图；图2示出了根据本专利技术一实施方式的半导体器件的制作方法的步骤流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。为了解决现有技术存在的问题，本专利技术提出了一种的半导体器件的制作方法，图2示出了根据本专利技术一实施方式的半导体器件的制作方法的步骤流程图，主要包括以下步骤：步骤S201中，提供半导体衬底，在所述半导体衬底上形成有若干间隔设置的浮栅，以及位于所述浮栅上的硬掩膜层；步骤S202中，在所述浮栅和所述硬掩膜层的侧壁上形成侧墙，其中所述侧墙的材料包括无定形碳；步骤S203中，在相邻所述浮栅之间的半导体衬底中形成浅沟槽隔离结构；步骤S204中，去除所述硬掩膜层和所述侧墙，以露出所述浮栅。通过本专利技术的制作方法，可有效避免对于浮栅侧壁的损伤，进而提高了器件的性能。实施例一下面，参考图1A至图1I对本专利技术的半导体器件的制作方法做详细描述。图1A至图1I示出了根据本专利技术一实施方式的半导体器件的制作方法依次实施所获得结构的剖面示意图；首先，如图1A所示，提供半导体衬底100，在所述半导体衬底100上依次沉积形成隧穿氧化层101、浮栅材料层102a、缓冲层103、硬掩膜层104。具体地，其中所述半导体衬底100可以是以下所提到的材料中的本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有若干间隔设置的浮栅，以及位于所述浮栅上的硬掩膜层；在所述浮栅和所述硬掩膜层的侧壁上形成侧墙，其中所述侧墙的材料包括无定形碳；在相邻所述浮栅之间的半导体衬底中形成浅沟槽隔离结构；去除所述硬掩膜层和所述侧墙，以露出所述浮栅。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有若干间隔设置的浮栅，以及位于所述浮栅上的硬掩膜层；在所述浮栅和所述硬掩膜层的侧壁上形成侧墙，其中所述侧墙的材料包括无定形碳；在相邻所述浮栅之间的半导体衬底中形成浅沟槽隔离结构；去除所述硬掩膜层和所述侧墙，以露出所述浮栅。2.如权利要求1所述的制作方法，其特征在于，所述硬掩膜层包括依次层叠的第一硬掩膜层和第二硬掩膜层。3.如权利要求2所述的制作方法，其特征在于，形成所述浅沟槽隔离结构的步骤包括：以所述硬掩膜层作为掩膜，刻蚀所述半导体衬底形成浅沟槽；沉积隔离材料填充所述浅沟槽，并进行化学机械研磨，停止于所述第一硬掩膜层内；回蚀刻去除部分所述隔离材料，以形成浅沟槽隔离结构，其中所述浅沟槽隔离结构的顶面与所述半导体衬底...

【专利技术属性】
技术研发人员：李敏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31