存储器宏及其操作方法技术

本发明专利技术实施例提供一种存储器宏及其操作方法。其中，存储器宏包含第一存储器单元阵列、第一跟踪电路及第一预充电电路。所述第一跟踪电路包含：第一组存储器单元，其响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元，其响应于第二组控制信号而配置为第一组下拉单元；及第一跟踪位线，其耦合到所述第一组存储器单元及所述第二组存储器单元。所述第一组下拉单元及所述第一组负载单元经配置以跟踪所述第一存储器单元阵列的存储器单元。所述第一预充电电路耦合到所述第一跟踪位线，且经配置以响应于第三组控制信号而将所述第一跟踪位线充电到预充电电压电平。

【技术实现步骤摘要】
存储器宏及其操作方法
本专利技术实施例涉及半导体领域，更具体的，涉及存储器宏及其操作方法。
技术介绍
半导体集成电路(IC)行业已生产出各种数字装置来解决多个不同领域中的问题。例如存储器宏的这些数字装置中的一些装置经配置以用于数据存储。随着IC变得越来越小且更加复杂，这些数字装置的操作电压持续降低，从而影响IC性能。
技术实现思路
根据本专利技术一实施例，一种存储器宏，其包括：第一存储器单元阵列、第一跟踪电路以及第一预充电电路。其中，第一跟踪电路包括第一组存储器单元、第二组存储器单元以及第一跟踪位线。第一组存储器单元响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元响应于第二组控制信号而配置为第一组下拉单元，第一组下拉单元及第一组负载单元经配置以跟踪第一存储器单元阵列的存储器单元；第一跟踪位线耦合到第一组存储器单元及第二组存储器单元；第一预充电电路耦合到第一跟踪位线，第一预充电电路经配置以响应于第三组控制信号而将第一跟踪位线充电到预充电电压电平。根据本专利技术另一实施例，一种操作存储器宏的方法包括：由预充电电路基于第一组控制信号将跟踪位线充电到预充电电压电平，预充电电路耦合到跟踪位线；响应于第二组控制信号而将第一组存储器单元配置为第一组负载单元；及响应于第三组控制信号而将第二组存储器单元配置为第一组下拉单元，跟踪位线耦合到第一组存储器单元及第二组存储器单元。根据本专利技术又一实施例，一种存储器宏包括第一存储器单元阵列、第一跟踪电路、第一跟踪字线以及第一预充电电路。其中，第一组存储器单元响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元响应于第二组控制信号而配置为第一组下拉单元，第一组下拉单元及第一组负载单元经配置以跟踪第一存储器单元阵列的存储器单元；第一跟踪位线耦合到第一组存储器单元及第二组存储器单元，第一跟踪位线具有第一端及第二端；第一跟踪字线经配置以接收第三组控制信号；第一预充电电路耦合到第一跟踪字线、跟踪位线的第一端及跟踪位线的第二端，第一预充电电路经配置以响应于第三组控制信号而将第一跟踪位线充电到预充电电压电平。附图说明在结合附图阅读时根据以下详述最佳地理解本揭示的方面。应注意，根据标准行业惯例，各种特征不一定按比例绘制。实际上，为了使讨论清楚起见可任意增大或减小各种特征的尺寸。图1是根据一些实施例的存储器宏的电路图。图2是根据一些实施例的可在图1中使用的存储器单元的电路图。图3是根据一些实施例的可在图1中使用的另一存储器单元的电路图。图4A是根据一些实施例的存储器宏的电路图。图4B是根据一些实施例的存储器宏的电路图。图5A是根据一些实施例的存储器宏的布局图的部分。图5B是根据一些实施例的存储器宏的布局图的部分。图6是根据一些实施例的存储器宏的布局图。图7是根据一些实施例的操作存储器宏(例如图1、图4A或图4B的存储器宏)的方法的流程图。图8是根据一些实施例的存储器宏的电路图。图9是根据一些实施例的保持电路的电路图。图10A是根据一些实施例的二极管的电路图。图10B是根据一些实施例的二极管的电路图。图11是根据一些实施例的存储器宏的电路图。图12是根据一些实施例的存储器宏的布局图的部分。图13是根据一些实施例的操作存储器宏(例如图8、或图11的存储器宏)的方法的流程图。图14是根据一些实施例的导通或关断存储器宏的保持电路的方法的流程图。具体实施方式以下揭示提供了用于实施所提供的标的物的不同特征的不同实施例或实例。下文描述了组件、材料、值、步骤、布置等的特定实例以简化本揭示。当然，此类实例仅仅是实例且并无限制性。预期其它组件、材料、值、步骤、布置等。举例来说，在以下详述中，第一特征形成在第二特征上方或第二特征上可包含其中第一及第二特征直接接触而形成的实施例，且还可包含其中额外特征可形成在第一特征与第二特征之间使得第一及第二特征无法直接接触的实施例。此外，本揭示可在各个实例中重复参考数字及/或字母。此重复是为了简单且清楚起见且本身不指示所讨论的各个实施例及/或配置之间的关系。另外，空间相对术语(例如“在…下面”、“在…下方”、“下部”、“上方”、“上”等)可在本文中为易于描述而用于描述如图中所说明的一个元件或特征与另一元件或特征的关系。所述空间相对术语旨在涵盖除图中所描绘的定向之外的装置在使用或操作中的不同定向。所述设备可以其它方式定向(旋转90度或其它定向)且同样可相应地解释本文中所使用的空间相对描述符。根据一些实施例，存储器宏包含第一存储器单元阵列、第一跟踪电路及第一预充电电路。所述第一跟踪电路包含：第一组存储器单元，其响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元，其响应于第二组控制信号而配置为第一组下拉单元；及第一跟踪位线，其耦合到所述第一组存储器单元及所述第二组存储器单元。所述第一组下拉单元及所述第一组负载单元经配置以跟踪所述第一存储器单元阵列的存储器单元。所述第一预充电电路耦合到所述第一跟踪位线。所述第一预充电电路经配置以响应于第三组控制信号而将所述第一跟踪位线充电到预充电电压电平。在一些实施例中，所述第一预充电电路耦合到所述第一跟踪位线的相对端，从而产生在第一跟踪位线中具有少于其它存储器宏电路的电迁移的存储器宏。在一些实施例中，第一组下拉单元中的单元的数目及第一组负载单元中的单元的数目经动态地调整且产生比其它存储器宏电路更具灵活性的存储器宏。图1是根据一些实施例的存储器宏100的电路图。在图1的实施例中，存储器宏100是静态随机存取存储器(SRAM)宏。SRAM用于说明，且其它类型的存储器是在各个实施例的范围内。存储器宏100包括耦合到第一预充电电路104的第一存储器阵列102。存储器宏100进一步包括耦合到第一跟踪字线TRKWL的第一预充电电路104及第一跟踪字线驱动器106。第一存储器阵列102包括第一跟踪电路114及第一存储器单元阵列116。在一些实施例中，第一存储器阵列102对应于存储器组。在一些实施例中，存储器宏100还包含经配置以包围或围封第一存储器单元阵列116的周长的边缘单元(未展示)。第一跟踪电路114耦合到第一预充电电路104。第一跟踪电路114经配置以在存储器单元阵列116的存储器单元的读取或写入操作期间跟踪第一存储器单元阵列116的字线信号或位线/位线禁止信号。第一跟踪电路114包括耦合到第一组存储器单元114[1],...,114[M1](统称为“第一组存储器单元120”)及第二组存储器单元114[M1+1],...,122[M1+M2](统称为“第二组存储器单元122”)的第一跟踪位线TRKBL，其中M1是对应于第一组存储器单元120中的行数的整数，且M2是对应于第二组存储器单元122中的行数的整数。第一组存储器单元120中的每一单元或第二组存储器单元中的每一单元是跟踪单元。第一组存储器单元120中的行数M1等于或大于1。第二组存储器单元122中的行数M2等于或大于1。第一跟踪位线TRKBL经配置以载送具有电压电平的跟踪位线信号TBL。第一跟踪位线TRKBL具有第一端子130及第二端子132。第一端子130耦合到第一跟踪位线TRKBL的第一节点E1。第一端子130是沿存储器宏100的第一侧定位。第二端子132耦合到第一跟踪位线T本文档来自技高网...

【技术保护点】
一种存储器宏，其包括：第一存储器单元阵列；第一跟踪电路，其包括：第一组存储器单元，其响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元，其响应于第二组控制信号而配置为第一组下拉单元，所述第一组下拉单元及所述第一组负载单元经配置以跟踪所述第一存储器单元阵列的存储器单元；及第一跟踪位线，其耦合到所述第一组存储器单元及所述第二组存储器单元；及第一预充电电路，其耦合到所述第一跟踪位线，所述第一预充电电路经配置以响应于第三组控制信号而将所述第一跟踪位线充电到预充电电压电平。

【技术特征摘要】
2016.03.25 US 62/313,585;2017.02.16 US 15/434,5411.一种存储器宏，其包括：第一存储器单元阵列；第一跟踪电路，其包括：第一组存储器单元，其响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元，其响应于第二组控制信号而配置为第一组下拉单元，所述第一组下拉单元及所述第一组负载单元经配置以跟踪所述第一存储器单元阵列的存储器单元；及第一跟踪位线，其耦合到所述第一组存储器单元及所述第二组存储器单元；及第一预充电电路，其耦合到所述第一跟踪位线，所述第一预充电电路经配置以响应于第三组控制信号而将所述第一跟踪位线充电到预充电电压电平。2.根据权利要求1所述的存储器宏，其中所述第一组负载单元中的单元的数目可响应于所述第一组控制信号而调整；及所述第一组下拉单元中的单元的数目可响应于所述第二组控制信号而调整。3.根据权利要求1所述的存储器宏，其中所述第一组存储器单元及所述第二组存储器单元是沿所述存储器宏的侧定位；所述第一组存储器单元及所述第二组存储器单元位于所述存储器宏的相同列中；或所述第一组控制信号或所述第二组控制信号产生于所述存储器宏外部。4.根据权利要求1所述的存储器宏，其中所述第一预充电电路包括：第一晶体管，其耦合到所述第一跟踪位线的第一侧；及第二晶体管，其耦合到所述第一跟踪位线的第二侧，所述第二侧是与所述第一侧相对的所述第一跟踪位线的侧。5.根据权利要求1所述的存储器宏，其进一步包括：所述第一跟踪位线的第一端子，其沿所述存储器宏的侧定位；及所述第一跟踪位线的第二端子，其沿所述存储器宏的另一侧定位。6.根据权利要求1所述的存储器宏，其中配置为所述第一组负载单元的所述第一组存储器单元基于所述第一组控制信号的转变而经调整以配置为第二组下拉单元；或配置为所述第一组...

【专利技术属性】
技术研发人员：苏建国，李政宏，郑基廷，廖宏仁，张琮永，陈炎辉，潘卡伊·阿加沃尔，廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71