半导体装置、半导体芯片以及半导体芯片的测试方法制造方法及图纸

本发明专利技术涉及半导体装置、半导体芯片以及半导体芯片的测试方法。目的在于提供能够在不招致输出特性的劣化和装置规模的增大的情况下实施制品出货前的测试的半导体装置、半导体芯片以及其测试方法。具有：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向第一线送出；第一短路用焊盘，连接于第一线；第一输出焊盘；输出线，连接于第一输出焊盘；半导体芯片，形成有第一开关，所述第一开关在接通状态时将第一线与输出线连接而在关断状态时切断第一线与输出线的连接；以及第一布线，将第一短路用焊盘与第一输出焊盘连接。

Semiconductor device, semiconductor chip and testing method of semiconductor chip

The invention relates to a semiconductor device, a semiconductor chip and a test method for the semiconductor chip. The aim is to provide a semiconductor device, a semiconductor chip, and a test method for testing the product before shipment, without deteriorating the output characteristics and increasing the size of the device. A: the first line; the signal processing circuit, a first output signal of the signal processing and generation to first-line transmission; pad with the first short circuit is connected to the first line; the first output pad; the output line is connected to the first output pad; the semiconductor chip, the formation of the first switch, the first switch is turned on when will the first and the output line is connected and the connection of the first and cut off the output line in the off state; and a first wiring, the first short circuit pad pad is connected with the first output.

【技术实现步骤摘要】
半导体装置、半导体芯片以及半导体芯片的测试方法
本专利技术涉及半导体装置，特别是涉及包含测试电路的半导体装置、半导体芯片以及半导体芯片的测试方法。
技术介绍
在半导体装置中，在该制品出货前，进行用于确认在向输入端子提供规定的信号时是否向输出端子输出期望的输出信号的测试。为了实施该测试，例如使探针与连接于半导体装置的各输出端子的焊盘接触，经由该探针来取得输出信号。可是，在如显示面板用的驱动器IC等那样输出端子的数目庞大的半导体装置中，为了抑制伴随着输出端子数目的增大的IC芯片面积的增加，期望使彼此邻接的焊盘彼此的间隔狭窄。此时，当使焊盘彼此的间隔狭窄时，难以以探针彼此不彼此干扰的方式使探针与各焊盘接触。因此，为了解决这样的问题点，提出了新设置有用于将连接于各输出端子的焊盘各自的信号择一地取出的开关电路和测试焊盘并且使由该开关电路选择的1个信号从测试焊盘输出的半导体装置（例如参照专利文献1）。根据这样的结构，只要在测试时使探针仅与该半导体装置的测试焊盘接触即可，因此，即使焊盘彼此的间隔狭窄也能够可靠地使探针与测试焊盘接触。现有技术文献专利文献专利文献1：日本特开2003-163246号公报。专利技术要解决的课题可是，在上述的半导体装置中，作为测试用而必须新设置具有能够使探针接触的程度的表面积的测试焊盘，因此，相应地产生了管理主功能的电路部的占有面积变小这样的问题。此外，在这样的半导体装置中，作为上述的开关电路，设置有仅在进行测试的情况下切断输出缓冲器与输出焊盘的连接的开关元件。因此，在通常使用时，从输出缓冲器输出的信号经由该开关元件从输出焊盘向外部输出。因此，为了使输出缓冲器中的转换速率（slewrate）特性为期望的特性，作为该开关元件，需要采用导通电阻低的晶体管即表面积比较大的晶体管，产生了招致半导体装置的尺寸的增大这样的问题。
技术实现思路
因此，本专利技术的目的在于提供能够在不招致输出特性的劣化和装置规模的增大的情况下实施制品出货前的测试的半导体装置、半导体芯片以及半导体芯片的测试方法。用于解决课题的方案本专利技术的半导体装置具有：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向所述第一线送出；第一短路用焊盘，连接于所述第一线；第一输出焊盘；输出线，连接于所述第一输出焊盘；半导体芯片，形成有第一开关，所述第一开关在接通状态时将所述第一线与所述输出线连接而在关断状态时切断所述第一线与所述输出线的连接；以及第一布线，将所述第一短路用焊盘与所述第一输出焊盘连接。此外，本专利技术的半导体装置具有：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向所述第一线送出；第一电阻，一端连接于所述第一线；短路用焊盘，连接于所述第一电阻的另一端；第一开关，一端连接于所述第一线；第一输出焊盘；第一输出电阻，一端连接于所述第一输出焊盘；输出线，连接于所述第一输出电阻的另一端；半导体芯片，形成有一端连接于所述输出线而另一端连接于所述第一开关的另一端的输出开关；以及第一布线，将所述短路用焊盘与所述第一输出焊盘连接。此外，本专利技术的半导体芯片包含：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向所述第一线送出；第一短路用焊盘，连接于所述第一线；第一输出焊盘；输出线，连接于所述第一输出焊盘；以及第一开关，在接通状态时将所述第一线与所述输出线连接而在关断状态时切断所述第一线与所述输出线的连接，所述第一输出焊盘和所述第一短路用焊盘被形成在同一突起部区域内。此外，本专利技术的半导体芯片包含：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向所述第一线送出；第一电阻，一端连接于所述第一线；短路用焊盘，连接于所述第一电阻的另一端；第一开关，一端连接于所述第一线；第一输出焊盘；第一输出电阻，一端连接于所述第一输出焊盘；输出线，连接于所述第一输出电阻的另一端；以及输出开关，一端连接于所述输出线而另一端连接于所述第一开关的另一端，所述第一输出焊盘和所述短路用焊盘被形成在同一突起部区域内。此外，本专利技术的半导体芯片的测试方法是半导体芯片的测试方法，所述半导体芯片形成有：第1~第n线，其中，n为2以上的整数；信号处理电路，将进行信号处理而生成的第1~第n输出信号向第1~第n线分别送出；第一短路用焊盘，连接于所述第一线；第1~第n输出焊盘；输出线，连接于所述第一输出焊盘；第一开关，在接通状态时将所述第一线与所述输出线连接而在关断状态时切断所述第一线与所述输出线的连接；共同输出线，连接于所述输出线；以及第2~第n开关，每一个的一端个别地连接于所述第2~第n线，每一个的另一端共同连接于所述共同输出线，所述方法的特征在于，通过将所述第1~第n开关依次择一地设定为接通状态，从而从所述第一输出焊盘时分地取得所述第1~第n输出信号，在测试结束后将所述第1~第n开关全部固定设定为关断状态。专利技术效果根据本专利技术，能够在不设置用于使探针接触的测试用焊盘的情况下利用现有的输出焊盘来进行半导体芯片的测试。进而，在包含该半导体芯片的半导体装置中，由内部的信号处理电路生成的输出信号在不通过测试用的开关元件的情况下被供给到输出焊盘。因此，根据本专利技术，能够在不招致输出特性的劣化和装置规模的增大的情况下实施制品出货前的测试。附图说明图1是示出在制造稍后的半导体芯片10形成的电路的一个例子的电路图。图2是示出用于实施半导体芯片10的制品出货前的测试（test）的系统结构的框图。图3是示出根据测试信号TST由图1所示的半导体芯片10的测试电路TC实施的工作的一个例子的时间图。图4是在测试结束后实施将短路用焊盘P1T和输出焊盘OT1通过金属布线LD连接的布线处理后的半导体装置100的示意图。图5是示出在制造稍后的半导体芯片10形成的、作为第二实施例的电路的电路图。图6是示出根据测试信号TST由图5所示的半导体芯片10的测试电路TC实施的工作的一个例子的时间图。图7是示出在制造稍后的半导体芯片10形成的、作为第三实施例的电路的电路图。图8是在测试结束后实施将图7所示的短路用焊盘（P1T~PnT）和输出焊盘（OT1~OTn）通过金属布线LD连接的布线处理后的半导体装置100的示意图。图9是示出在制造稍后的半导体芯片10形成的、作为第四实施例的电路的电路图。图10是示出根据测试信号TST由图9所示的半导体芯片10的测试电路TC实施的工作的一个例子的时间图。图11是在测试结束后实施将图9所示的短路用焊盘P1T和输出焊盘OT1通过金属布线LD连接的布线处理后的半导体装置100的示意图。图12是示出在图1、图4、图5、图9、图11所示的半导体芯片10形成的短路用焊盘P1T和输出焊盘OT1~OTn各自的在半导体芯片上的布局方式的一个例子的正面图。图13是示出在图7、图8所示的半导体芯片10形成的短路用焊盘P1T和输出焊盘OT1~OTn各自的在半导体芯片上的布局方式的一个例子的正面图。图14是示出利用膜状电路基板40的布线来将在半导体芯片10形成的短路用焊盘和输出焊盘连接的COF实施方式的半导体装置100的外观图。图15是示出通过引线接合（wirebonding）将在半导体芯片10形成的短路用焊盘和输出焊盘连接的半导体装置100的剖面的剖面图。图16是示出通过再布线层70将在半导体芯片10本文档来自技高网...

【技术保护点】
一种半导体装置，包含：信号处理电路，配置为生成输出信号；输出焊盘；输出线，将所述信号处理电路与所述输出焊盘连接，来自所述信号处理电路的所述输出信号经由所述输出线从所述输出焊盘输出；短路用焊盘，形成于所述输出线；开关，连接在所述短路用焊盘与所述输出焊盘之间，并且，配置为：在接通时将所述信号处理电路与所述输出焊盘连接而在关断时切断所述信号处理电路与所述输出焊盘的连接；以及布线，将所述短路用焊盘与所述输出焊盘连接。

【技术特征摘要】
2016.04.28 JP 2016-0903231.一种半导体装置，包含：信号处理电路，配置为生成输出信号；输出焊盘；输出线，将所述信号处理电路与所述输出焊盘连接，来自所述信号处理电路的所述输出信号经由所述输出线从所述输出焊盘输出；短路用焊盘，形成于所述输出线；开关，连接在所述短路用焊盘与所述输出焊盘之间，并且，配置为：在接通时将所述信号处理电路与所述输出焊盘连接而在关断时切断所述信号处理电路与所述输出焊盘的连接；以及布线，将所述短路用焊盘与所述输出焊盘连接。2.根据权利要求1所述的半导体装置，还包含安装有半导体芯片的膜状电路基板，其中，所述布线形成于所述膜状电路基板。3.根据权利要求1所述的半导体装置，其中，所述布线为接合线。4.根据权利要求1所述的半导体装置，其中，所述半导体装置为包含半导体芯片的晶圆级芯片尺寸封装WLCSP，第一布线为所述WLCSP中的再布线层。5.一种半导体芯片，具有测试模式和通常模式，包含：信号处理电路，配置为生成第一~第n输出信号，其中，n为2以上的整数；第一~第n输出焊盘；第一~第n输出线，分别将所述信号处理电路与所述第一~第n输出焊盘连接，在所述通常模式下，来自所述信号处理电路的所述第一~第n输出信号分别经由所述第一~第n输出线从所述第一~第n输出焊盘输出；短路用焊盘，形成于所述第一输出线；共同输出线，所述共同输出线的一端连接于所述第一输出线；第一~第n开关，所述第一开关连接在所述短路用焊盘与所述共同输出线之间，第二~第n开关的每一个分别连接在所述第二~第n输出线的对应的一个与所述共同输出线之间，并且，配置为分别根据所述开关的每一个何时被接通以及关断来将所述信号处理电路与所述共同输出线连接以及切断所述信号处理电路与所述共同输出线的连接；以及测试控制部，配置为：对表示所述测试模式或所述通常模式的测试信号进行接收，在所述测试信号表示所述测试模式的情况下，将所述第一~第n开关依次择一地设定为接通状态，并且，在所述测试信号表示所述通常模式的情况下，将所述第一~第n开关全部固定为关断状态。6.根据权利要求5所述的半导体芯片，还包含：共同输出开关，形成于所述共同输出线；以及接地开关，连接在所述共同输出线的另一端与接地电位之间，其中，所述测试控制部还配置为：在所述测试信号表示所述测试模式的情况下，将所述共同输出开关设定为接通状态，并且，将所述接地开关设定为关断状态，并且，在所述测试信号表示所述通常模式的情况下，将所述共同输出开关设定为关断状态，并且，将所述接地开关设定为接通状态。7.根据权利要求5所述的半导体芯片，其中，所述短路用焊盘为第一短路用焊盘，所述半导体芯片还包含分别形成于所述第二~第n输出线的第二~第n短路用焊盘。8.根据权利要求5所述的半导体芯片，还包含：第一电阻，连接在所述第一输出线与第一短路用焊盘之间；以及第一输出电阻，连接在所述第一输出线与所述第一输出焊盘之间。9.根据权利...

【专利技术属性】
技术研发人员：政井英树，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本,JP