形成电子器件的方法技术

本发明专利技术涉及一种形成电子器件的方法，所述方法包括：提供具有主表面的衬底；蚀刻所述衬底的一部分以限定从所述主表面延伸的沟槽，其中所述沟槽的部分具有沿所述主表面的第一宽度W1以及在所述沟槽的所述部分的底部处的第二宽度W2，并且其中所述第一宽度大于所述第二宽度；沿所述沟槽的所述部分的侧表面沉积保护层；在沉积所述保护层后蚀刻所述衬底以延伸所述沟槽的深度；以及移除所述保护层。

Methods of forming electronic devices

The invention relates to a method for forming an electronic device, the method includes providing a substrate having a main surface; a part of the etching of the substrate to define a groove extending from the main surface, width second W2 wherein the trench portion has a first width W1 along the main surface as well as in the the part of the groove at the bottom, and wherein the first width is greater than the second width; along the groove portion of the deposition of the lateral surface of the protective layer; depositing in the protective layer after etching the substrate to extend the depth of the trench; and removing the protective layer.

【技术实现步骤摘要】
形成电子器件的方法
本公开涉及与形成电子器件相关的方法，更具体地涉及用于在电子器件中形成沟槽结构的方法。
技术介绍
沟槽在电子器件中用于控制相邻半导体器件部件之间的电场，形成穿过衬底的通孔等。由于诸如波希法(Boschprocess)的标准蚀刻方法，延伸到半导体衬底中的深沟槽通常包括圆齿状侧壁。圆齿状侧壁可以具有宽度大于沿半导体衬底主表面的开口的宽度的部分。因此，空隙可在沉积于沟槽中的材料中形成，从而在电子器件中产生不期望的电特性。图1示出了使用常规波希法形成的现有技术的电子器件2。如图所示，沉积于沟槽6中的材料4具有因材料流动占据沟槽6的圆齿状特征而产生的内部空隙8。这可导致成品电子器件的不期望的电特性。行业进而需要用于形成具有期望的电特性的电子器件的改进方法。
技术实现思路
根据本专利技术的一个方面，提供了一种形成电子器件的方法，该方法包括：提供具有主表面的衬底；蚀刻衬底的一部分以限定从主表面延伸的沟槽，其中沟槽的该部分具有沿主表面的第一宽度以及在沟槽的该部分的底部处的第二宽度，并且其中第一宽度大于第二宽度；沿沟槽的该部分的侧表面沉积保护层，其中保护层与沟槽的基部间隔开；在沉积保护层后蚀刻衬底以延伸沟槽的深度；以及移除保护层以暴露形成沟槽的内壁的衬底的一部分。在一个实施方案中，该方法还包括在蚀刻衬底以延伸沟槽的深度后使形成沟槽的内壁的衬底的一部分平滑化。在一个具体的实施方案中，在比蚀刻衬底以延伸沟槽更低的压力和更高的电压下执行平滑化。在另一个实施方案中，蚀刻衬底以延伸沟槽的深度包括在如下步骤之间交替：各向异性地蚀刻衬底以将沟槽进一步延伸到衬底中；和将聚合物沉积到沟槽中。在又一个实施方案中，保护层包括聚合物。在一个进一步的实施方案中，该方法还包括在衬底的主表面上形成掩模层，该掩模层在要形成沟槽的位置处限定开口，其中形成该掩模层在蚀刻沟槽的所述部分之前执行。在一个具体的实施方案中，如在横截面中所见，该掩模层中的开口的宽度不小于沟槽的所述部分的第一宽度。在另一个实施方案中，对衬底的所述部分进行蚀刻以使得沟槽的所述部分具有渐缩内壁。根据本专利技术的另一方面，提供了一种形成电子器件的方法，该方法包括：提供具有主表面的衬底；形成限定具有第一宽度的开口的图案化掩模层；蚀刻衬底以形成延伸穿过该开口的沟槽；交替地将聚合物沉积到沟槽中和蚀刻衬底以延伸沟槽的深度；将开口加宽到第二宽度；并且在加宽开口后使沟槽的内壁平滑化。根据本专利技术的另一方面，提供了一种形成电子器件的方法，该方法包括：提供具有主表面的衬底；形成限定开口的图案化掩模层；在该开口中形成侧壁间隔物；蚀刻衬底以形成延伸穿过该开口的沟槽；交替地蚀刻衬底以将沟槽进一步延伸到衬底中和将聚合物沉积到沟槽中；移除侧壁间隔物；并且在移除侧壁间隔物后使沟槽的内壁平滑化。附图说明在附图中以举例说明的方式示出实施方案，而实施方案并不受限于附图。图1包括使用现有技术的沟槽成型技术形成的工件的剖视图。图2包括含衬底和掩模层的工件的一部分的剖视图。图3包括在形成沟槽的一部分后图2的工件的剖视图。图4包括在蚀刻衬底以延伸沟槽的深度后图3的工件的剖视图。图5包括在从沟槽的所述部分移除保护层后图4的工件的剖视图。图6包括在使沟槽的内壁平滑化后图5的工件的剖视图。图7包括含衬底、掩模层和侧壁间隔物的另一工件的一部分的剖视图。图8包括交替地蚀刻和将聚合物沉积到衬底中以形成沟槽后图7的工件的剖视图。图9包括在移除侧壁间隔物后图8的工件的剖视图。图10包括在使沟槽的内壁平滑化后图9的工件的剖视图。图11包括含衬底和掩模层的另一工件的一部分的剖视图。图12包括交替地蚀刻和将聚合物沉积到衬底中以形成沟槽后图11的工件的剖视图。图13包括在移除掩模层的一部分后图12的工件的剖视图。图14包括在使沟槽的内壁平滑化后图13的工件的剖视图。图15包括使用根据本文的实施方案的方法形成的工件的剖视图。技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可以相对于其他元件放大，以有助于改善对本专利技术的实施方案的理解。具体实施方式提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导的具体实现方式和实施方案。提供该着重点以帮助描述所述教导，而不应被解释为对所述教导的范围或适用性的限制。然而，基于如本申请中所公开的教导，可以采用其他实施方案。术语“在…上”、“覆盖在上面”和“在…上方”可用于指示两种或更多种元件彼此直接物理接触。然而，“在…上方”也可意指两种或更多种元件彼此不直接接触。例如，“在…上方”可意指一种元件在另一种元件之上，但元件彼此不接触并且可在这两种元件之间具有另一种或多种元件。术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可以包括未明确列出的或该方法、制品或设备固有的其他特征。另外，除非相反地明确规定，否则“或”是指包括性的或，而非排他性的或。例如，条件A或B由以下任一者满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。另外，使用“一个”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便，并给出本专利技术的范围的一般含义。该描述应被视为包括一个(种)、至少一个(种)，或单数形式也包括复数形式，反之亦然，除非明确有相反的含义。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代所述多于一项。词语“约”、“大约”或“基本上”的使用旨在意指参数的值接近于规定值或位置。然而，细微差值可防止值或位置完全如所规定的那样。因此，从完全如所述的理想目标来看，针对值至多百分之十(10％)(以及针对半导体掺杂浓度至多百分之二十(20％))的差值为合理差值。除非另外定义，否则本文所用的所有技术和科学术语具有与本专利技术所属领域的技术人员通常理解的含义相同的含义。材料、方法和例子仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并可在半导体和电子领域中的教科书和其他来源中找到。可以使用根据本文实施方案所描述的方法来形成电子器件。在一个具体方面，电子器件可以通过蚀刻衬底的一部分以限定从衬底的主表面延伸的沟槽来形成。沟槽的该部分可以具有沿着主表面测量的第一宽度和在沟槽的该部分的底部处的第二宽度。第一宽度大于第二宽度。可以沿沟槽的该部分的侧表面沉积保护层。然后可以蚀刻衬底以延伸沟槽的深度。在一个实施方案中，可以通过在蚀刻衬底和将聚合物沉积到沟槽中之间交替来执行蚀刻。蚀刻完成后，可以移除保护层，并且可以使沟槽的内壁平滑化以形成深沟槽。在另一方面，可以通过在衬底上形成图案化掩模层来形成电子器件，该图案化掩模层限定具有第一宽度的开口。通过在将聚合物沉积到所形成的沟槽中和进一步蚀刻沟槽以延伸其深度之间交替，可以通过掩模层的开口蚀刻衬底。然后可以加宽掩模层中的开口并使沟槽的内表面平滑化。在又一方面，可以通过在衬底上形成限定开口的图案化掩模层来形成电子器件。侧壁间隔物可以定位在该开口内。通过交替地将聚合物沉积到所形成的沟槽中和进一步蚀刻沟槽本文档来自技高网...

【技术保护点】
一种形成电子器件的方法，包括：提供具有主表面的衬底；蚀刻所述衬底的一部分以限定从所述主表面延伸的沟槽，其中所述沟槽的部分具有沿所述主表面的第一宽度以及在所述沟槽的所述部分的底部处的第二宽度，并且其中所述第一宽度大于所述第二宽度；沿所述沟槽的所述部分的侧表面沉积保护层，其中所述保护层与所述沟槽的基部间隔开；在沉积所述保护层后，蚀刻所述衬底以延伸所述沟槽的深度；以及移除所述保护层以暴露形成所述沟槽的内壁的所述衬底的一部分。

【技术特征摘要】
2016.05.11 US 15/151,7911.一种形成电子器件的方法，包括：提供具有主表面的衬底；蚀刻所述衬底的一部分以限定从所述主表面延伸的沟槽，其中所述沟槽的部分具有沿所述主表面的第一宽度以及在所述沟槽的所述部分的底部处的第二宽度，并且其中所述第一宽度大于所述第二宽度；沿所述沟槽的所述部分的侧表面沉积保护层，其中所述保护层与所述沟槽的基部间隔开；在沉积所述保护层后，蚀刻所述衬底以延伸所述沟槽的深度；以及移除所述保护层以暴露形成所述沟槽的内壁的所述衬底的一部分。2.根据权利要求1所述的方法，还包括：在蚀刻所述衬底以延伸所述沟槽的所述深度后使形成所述沟槽的内壁的所述衬底的一部分平滑化。3.根据权利要求2所述的方法，其中所述平滑化在比蚀刻所述衬底以延伸所述沟槽更低的压力和更高的电压下执行。4.根据权利要求1所述的方法，其中蚀刻所述衬底以延伸所述沟槽的所述深度包括在如下步骤之间交替：各向异性地蚀刻所述衬底以将所述沟槽进一步延伸到所述衬底中；和将聚合物沉积到所述沟槽中。5.根据权利要求1所述的方法，其中所述保护层包括聚合物。6....

【专利技术属性】
技术研发人员：堀江巧，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国,US