电子部件制造技术

本发明专利技术提供能够抑制信号质量的降低并防止产生移动的电子部件。电子部件具有：层叠体，其包括被层叠的多个绝缘层；初级线圈以及次级线圈，它们配置在层叠体内的层叠方向；第一接地电极以及第二接地电极，它们设置于层叠体，并被配置成在层叠方向隔着初级线圈以及次级线圈；以及接地端子，其与第一接地电极以及第二接地电极连接。第一接地电极以及第二接地电极分别在与初级线圈或者次级线圈之间生成电容。

【技术实现步骤摘要】

本专利技术涉及包含共模扼流圈和电容器的电子部件。
技术介绍
以往，作为电子部件，有日本特开2014－53765号公报(专利文献1)以及日本特开2014－230278号公报(专利文献2)所记载的电子部件。在日本特开2014－53765号公报所记载的电子部件中，在构成共模滤波器的第一、第二线圈的上方设置第一、第二电容器电极。在第一、第二线圈的下方设置第三、第四电容器电极。第一电容器电极和第三电容器电极与第一线圈的两端部连接。第二电容器电极和第四电容器电极与第二线圈的两端部连接。在第一、第二电容器电极的上方设置第一接地电极。在第三、第四电容器电极的下方设置第二接地电极。在第一、第二电容器电极与第一接地电极之间生成电容。在第三、第四电容器电极与第二接地电极之间生成电容。如图9的等效电路所示，在第一线圈121的两端部分别连接第一电容器电极131和第三电容器电极133，第一接地电极141与第一电容器电极131和第三电容器电极133对置。第二线圈122的两端部分别与第二电容器电极132和第四电容器电极134连接，第二接地电极142与第二电容器电极132和第四电容器电极134对置。换句话说，作为等效电路，构成所谓的π型LC滤波器结构。另一方面，在日本特开2014－230278号公报所记载的电子部件中，具有在层叠方向依次排列的第一至第四线圈。第一线圈和第三线圈经由通孔导体连接而构成初级线圈。第二线圈和第四线圈经由通孔导体连接而构成次级线圈。在第二线圈与第三线圈之间设置接地电极，在接地电极与初级线圈、次级线圈之间生成电容。专利文献1：日本特开2014－53765号公报专利文献2：日本特开2014－230278号公报然而，若想要实际制造上述以往的电子部件进行使用，则会发现存在以下的问题。在日本特开2014－53765号公报所记载的电子部件中，由于是π型LC滤波器结构，所以为了得到LC的共振，需要获取较多的电容值。因此，信号透过特性Sdd21变差，信号质量降低。另一方面，在日本特开2014－230278号公报所记载的电子部件中，接地电极位于第二线圈与第三线圈之间，因此成为不同电位的接地电极与通孔导体位于同一层。因此，产生由接地电极与初级线圈、次级线圈(通孔导体)的电位差引起的移动(migration)。
技术实现思路
因此，本专利技术的课题在于提供能够抑制信号质量的降低，并防止产生移动的电子部件。为了解决上述课题，本专利技术的电子部件具备：层叠体，其包括被层叠的多个绝缘层；初级线圈以及次级线圈，它们配置在上述层叠体内的层叠方向；第一接地电极以及第二接地电极，它们设置于上述层叠体，并被配置成在层叠方向隔着上述初级线圈以及上述次级线圈；以及接地端子，其与上述第一接地电极以及上述第二接地电极连接，上述第一接地电极以及上述第二接地电极分别在与上述初级线圈或者上述次级线圈之间生成电容。根据本专利技术的电子部件，第一接地电极以及第二接地电极被配置成在层叠方向隔着初级线圈以及次级线圈，并在与初级线圈或者次级线圈之间生成电容。由此，第一接地电极以及第二接地电极在与初级线圈或者次级线圈之间生成电容，因此作为等效电路，构成所谓的T型LC滤波器结构。因此，与以往的π型LC滤波器结构相比较能够以较小的电容值得到共振，并能够减少信号透过特性Sdd21的劣化，抑制信号质量的降低。另外，第一接地电极以及第二接地电极配置在初级线圈以及次级线圈的外侧，因此第一、第二接地电极不位于初级线圈、次级线圈内。因此，由于成为不同电位的第一、第二接地电极与初级线圈、次级线圈不位于同一层，所以能够防止由第一、第二接地电极与初级线圈、次级线圈的电位差引起的移动。另外，在电子部件的一实施方式中，上述第一接地电极与上述初级线圈以及上述次级线圈中的一个对置，上述第二接地电极与上述初级线圈以及上述次级线圈中的另一个对置。根据上述实施方式，第一接地电极在与初级线圈以及次级线圈中的一个之间生成电容，第二接地电极在与初级线圈以及次级线圈中的另一个之间生成电容。由此，能够使初级线圈以及次级线圈的衰减特性成为均衡性较好的特性，能够提高作为整体的噪声抑制效果。另外，在电子部件的一实施方式中，上述初级线圈包括相互电连接的两个线圈，上述次级线圈包括相互电连接的两个线圈，上述初级线圈的两个线圈与上述次级线圈的两个线圈在层叠方向交替排列。根据上述实施方式，初级线圈的两个线圈与次级线圈的两个线圈在层叠方向交替排列，因此能够降低初级线圈、次级线圈内的杂散电容从而能够进行高频对应。并且，由于能够利用初级线圈、次级线圈均等地均衡性良好地获取线圈－接地电极间的电容，所以能够得到适当的基于LC共振的衰减。另外，在电子部件的一实施方式中，上述层叠体包括非磁性体、和夹着上述非磁性体的上述层叠方向的上下的磁性体，上述初级线圈以及上述次级线圈配置在上述非磁性体内。根据上述实施方式，初级线圈以及次级线圈配置在非磁性体内，且非磁性体的上下被磁性体夹着，因此线圈的磁通集中在上下的磁性体。因此，在线圈单体环绕的磁通较小，而将初级线圈和次级线圈共同地环绕的磁通较多。因此，能够增强初级线圈与次级线圈之间的耦合，所以能够得到高阻抗，能够降低信号透过特性Sdd21的劣化。另外，在电子部件的一实施方式中，上述第一接地电极配置在上述上下的磁性体中的一个磁性体内，上述第二接地电极配置在上述上下的磁性体的另一个磁性体内。根据上述实施方式，第一接地电极配置在上下的磁性体中的一个磁性体内，第二接地电极配置在上下的磁性体中的另一个磁性体内。由此，能够将第一接地电极以及第二接地电极配置在与配置初级线圈以及次级线圈的非磁性体不同的磁性体，能够减缓由向非磁性体的电极集中产生的应力增加，抑制结构缺陷、可靠性降低。另外，在电子部件的一实施方式中，上述第一接地电极以及上述第二接地电极从上述层叠方向观察，与上述初级线圈以及上述次级线圈重叠，不与上述初级线圈的内径部分以及上述次级线圈的内径部分重叠。根据上述实施方式，第一接地电极以及第二接地电极从层叠方向观察，不与初级线圈的内径部分以及次级线圈的内径部分重叠。由此，初级线圈以及次级线圈的磁通不被第一接地电极以及第二接地电极屏蔽，能够抑制由磁通的损耗的影响产生的特性劣化。另外，在电子部件的一实施方式中，上述第一接地电极的图案以及上述第二接地电极的图案分别是从上述层叠方向观察具有与上述初级线圈以及上述次级线圈中的对置的线圈相同的线宽度以及线间距的螺旋形状，并且配置在与上述对置的线圈的图案重合的位置。根据上述实施方式，第一接地电极以及第二接地电极从层叠方向观察，分别具有与初级线圈以及次级线圈中的对置的线圈的图案类似的图案。由此，能够最小地抑制第一、第二接地电极的面积，高效地获取电容。另外，由于能够减小第一、第二接地电极的面积，所以能够降低由第一、第二接地电极与层叠体的线膨胀系数之差引起的应力的产生。另外，在电子部件的一实施方式中，具有静电放电元件，该静电放电元件设置于上述层叠体，与上述初级线圈以及上述次级线圈连接，并且与上述接地端子连接。根据上述实施方式，由于具有静电放电元件，所以能够进行针对初级线圈以及次级线圈的静电的应对。根据本专利技术的电子部件，第一接地电极以及第二接地电极被配置成在层叠方向隔着初级线圈以及次级线圈，并在与初本文档来自技高网...

【技术保护点】
一种电子部件，其中，具备：层叠体，其包括被层叠的多个绝缘层；初级线圈以及次级线圈，它们配置在所述层叠体内的层叠方向；第一接地电极以及第二接地电极，它们设置于所述层叠体，并被配置成在层叠方向隔着所述初级线圈以及所述次级线圈；以及接地端子，其与所述第一接地电极以及所述第二接地电极连接，所述第一接地电极以及所述第二接地电极分别在它们与所述初级线圈或者所述次级线圈之间生成电容。

【技术特征摘要】
2015.08.26 JP 2015-1669131.一种电子部件，其中，具备：层叠体，其包括被层叠的多个绝缘层；初级线圈以及次级线圈，它们配置在所述层叠体内的层叠方向；第一接地电极以及第二接地电极，它们设置于所述层叠体，并被配置成在层叠方向隔着所述初级线圈以及所述次级线圈；以及接地端子，其与所述第一接地电极以及所述第二接地电极连接，所述第一接地电极以及所述第二接地电极分别在它们与所述初级线圈或者所述次级线圈之间生成电容。2.根据权利要求1所述的电子部件，其中，所述第一接地电极与所述初级线圈以及所述次级线圈中的一个对置，所述第二接地电极与所述初级线圈以及所述次级线圈中的另一个对置。3.根据权利要求2所述的电子部件，其中，所述初级线圈包括相互电连接的两个线圈，所述次级线圈包括相互电连接的两个线圈，所述初级线圈的两个线圈和所述次级线圈的两个线圈在层叠方向交替排列。4.根据权利要求1～3中任意一项所述的电子部件，其中，所述层叠...

【专利技术属性】
技术研发人员：松永季，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP