金属互连结构及其制作方法技术

一种金属互连结构及其制作方法。制作方法包括：提供具有目标电连接区域的半导体衬底；在该半导体衬底自下而上依次形成刻蚀终止层、介电层、Cu3N硬掩膜层；在Cu3N硬掩膜层上定义出用以形成沟槽的条状区域；定义出用以形成通孔的图形化光刻胶；以该图形化光刻胶为掩膜刻蚀介电层以形成通孔；以条状区域的硬掩膜层为掩膜刻蚀介电层以形成沟槽，此时通孔底部的刻蚀终止层暴露；对Cu3N硬掩膜层进行处理形成Cu硬掩膜层，并湿法去除；进行干法去除通孔底部的刻蚀终止层以使半导体衬底的目标电连接区域暴露，并将沟槽开口处的尺寸进行扩大；在通孔及沟槽内填充导电材质。本发明专利技术的技术方案，提供了一种无空洞、电连接性能佳的金属互连结构。

Metal interconnect structure and manufacturing method thereof

Metal interconnection structure and manufacturing method thereof. The method includes: providing a semiconductor substrate having a target electrical connection region; etching termination layer, dielectric layer, Cu3N hard mask layer are sequentially formed on the semiconductor substrate from bottom to top; in the Cu3N hard mask defined on to form a strip region of the trench; defines to form a graphical photoresist through hole; as a mask for etching a dielectric layer to form a hole with the patterned photoresist; the hard mask strip region as a mask for etching a dielectric layer to form a groove, the through hole at the bottom of the etching terminating layer exposed to Cu3N; a hard mask layer for processing Cu formed a hard mask layer, and the removal of wet; dry removal through the hole at the bottom of the etching stop layer to expose the target region of the semiconductor substrate is electrically connected, and at the trench opening size expansion; filled conductive material in the through hole and groove. The technical proposal of the invention provides a metal interconnection structure without hole and good electrical connection performance.

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种金属互连结构及其制作方法。
技术介绍
金属互连结构，是半导体器件不可或缺的结构。在半导体制造过程中，形成的金属互连结构的质量对半导体器件的性能及半导体制造成本有很大影响。金属互连结构，包括连接各层金属图案的导电插塞，包埋在介电层中。现有技术中，该金属图案一般是通过在沟槽内填充导电材质实现的。其具体形成方法现有技术中有很多，例如请参照公开号为“US20060160351A1”的美国专利。随着行业内对金属互连结构的导电性能要求越来越高，使得对沟槽深宽比的要求也有所提高。若继续采用现有的形成沟槽的方法，在形成大的深宽比的沟槽时，易出现开口尺寸小，沟槽内尺寸大的问题，这造成在其内填充导电材质时易出现空洞（Void），不利于金属互连结构的电连接性能。针对上述问题，本专利技术提出一种新的金属互连结构及其制作方法加以解决。
技术实现思路
本专利技术解决的问题是提出一种新的金属互连结构及其制作方法，以提供一种无空洞、电连接性能佳的金属互连结构。为解决上述问题，本专利技术提供一种金属互连结构的制作方法，包括：提供具有目标电连接区域的半导体衬底；在所述半导体衬底上形成刻蚀终止层；在所述刻蚀终止层上形成介电层；在所述介电层上形成Cu3N硬掩膜层；在所述Cu3N硬掩膜层上定义出用以形成沟槽的条状区域，去除所述条状区域外的Cu3N硬掩膜层；>利用光刻工艺在保留的Cu3N硬掩膜层上定义出用以形成通孔的图形化光刻胶，定义的所述通孔位于所述保留的Cu3N硬掩膜层的相邻条状区域之间；以所述图形化光刻胶为掩膜刻蚀所述介电层以形成通孔；以所述条状区域的Cu3N硬掩膜层为掩膜刻蚀所述介电层以形成沟槽，所述通孔底部的刻蚀终止层暴露；对所述Cu3N硬掩膜层进行处理形成Cu硬掩膜层，并湿法去除；干法去除所述通孔底部的刻蚀终止层以使半导体衬底的目标电连接区域暴露，并将所述沟槽开口处的尺寸进行扩大；在所述通孔及所述沟槽内填充导电材质。可选地，所述目标电连接区域为前层金属互连结构的金属区域。可选地，在所述Cu3N硬掩膜层上定义出用以形成沟槽的条状区域，去除所述条状区域外的Cu3N硬掩膜层是采用光刻刻蚀工艺实现的。可选地，所述刻蚀终止层的材质为二氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅中的至少一种。可选地，所述介电层包括介电常数依次增大的第一介电层、第二介电层及第三介电层，所述第一介电层与所述刻蚀终止层相邻，所述第三介电层与所述Cu3N硬掩膜层相邻。可选地，所述第一介电层的介电常数k<2.0，第二介电层的介电常数k的范围为2.0-4.0，第三介电层的介电常数k>4.0。可选地，所述导电材质为铜、铜合金、铝、铝合金、钨、钨合金、或掺杂多晶硅中的至少一种。可选地，以所述条状区域的Cu3N硬掩膜层为掩膜刻蚀所述介电层以形成沟槽步骤中，所述通孔底部的介电层进一步刻蚀直至所述刻蚀终止层暴露。可选地，以所述图形化光刻胶为掩膜刻蚀所述介电层以形成通孔步骤中，所述通孔底部的刻蚀终止层暴露。可选地，对所述Cu3N硬掩膜层进行处理形成Cu硬掩膜层采用的处理气体为N2与H2的混合气体。可选地，所述N2与H2的混合气体中，N2的比例范围为：40%-80%。可选地，对所述Cu3N硬掩膜层进行处理形成Cu硬掩膜层采用的温度范围为：200℃-300℃。可选地，湿法去除所述Cu硬掩膜层采用酸与H2O2的混合溶液。可选地，所述酸为HCl酸或H2SO4酸。此外，本专利技术还提供了上述任一方法形成的金属互连结构。与现有技术相比，本专利技术具有以下优点：采用材质为Cu3N的硬掩膜层，该硬掩膜层后续被处理为Cu硬掩膜层，Cu硬掩膜层可以采用湿法去除，上述湿法去除避免了采用化学机械研磨（CMP）去除金属硬掩膜层，因而，获得的金属互连结构表面平整；此外，在去除通孔底部的刻蚀终止层的同时，使得沟槽开口处的尺寸扩大，有利于导电材质的填充，避免了金属互连结构出现空洞。附图说明图1是本专利技术实施例提供的金属互连结构的制作方法流程图；图2是图1流程中提供的半导体衬底的立体结构示意图；图3是图2中沿Ⅰ-Ⅰ线的剖视结构示意图；图4至图6是依据图1中流程形成的金属互连结构的中间结构截面示意图；图7至图8是依据图1中流程形成的金属互连结构的两个中间结构的立体结构示意图；图9是图8中沿Ⅱ-Ⅱ线的剖视结构示意图；图10是依据图1中流程形成的金属互连结构的再一个中间结构的立体结构示意图；图11是图10中沿Ⅲ-Ⅲ线的剖视结构示意图；图12是依据图1中流程形成通孔的立体结构示意图；图13是图12中沿Ⅳ-Ⅳ线的剖视结构示意图；图14是依据图1中流程形成沟槽的立体结构示意图；图15是依据图1中流程形成的金属互连结构的再一个中间结构的截面示意图；图16是依据图1中流程形成的金属互连结构的最终结构的截面示意图。具体实施方式针对现有技术在介电层内制作的大深宽比沟槽在填充导电材质时具有填充困难的问题，本专利技术采用以Cu3N硬掩膜层作为硬掩膜首先定义出沟槽区域，然后在该定义出的沟槽区域上采用光刻定义通孔的区域，上述通孔落在上述沟槽内，接着在介电层内分别进行通孔与沟槽的刻蚀；随后，将Cu3N硬掩膜层处理为Cu硬掩膜层，并采用湿法去除该Cu硬掩膜层；之后，干法去除所述通孔底部的刻蚀终止层以使半导体衬底的目标电连接区域暴露，并将沟槽开口处的尺寸进行扩大，有利于导电材质的填充，避免了金属互连结构出现空洞。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。由于本专利技术重在解释原理，因此，未按比例制图。本专利技术提出的金属互连结构的制作方法，属于半导体领域的后段制程，因而，本实施例以在前层金属互连结构上形成与之电连接的金属互连结构为例，详细介绍本专利技术的制作方法。首先结合图1的流程图，执行步骤S11：提供半导体衬底，该半导体衬底上具有目标电连接区域，其中，该目标电连接区域为前层金属互连结构的金属区域。其它实施例中，该目标电连接区域也可以为晶体管的源极、栅极或漏极。本实施例中，半导体衬底可以为硅、锗或硅锗等基底，其上形成有多种有源、无源器件。有源器件例如为平面MOS晶体管，其结构包括源极、漏极以及源极与漏极之间的沟道区上依次形成的栅极绝缘层与栅极。其它实本文档来自技高网...

【技术保护点】
一种金属互连结构的制作方法，其特征在于，包括：提供具有目标电连接区域的半导体衬底；在所述半导体衬底上形成刻蚀终止层；在所述刻蚀终止层上形成介电层；在所述介电层上形成Cu3N硬掩膜层；在所述Cu3N硬掩膜层上定义出用以形成沟槽的条状区域，去除所述条状区域外的Cu3N硬掩膜层；利用光刻工艺在保留的Cu3N硬掩膜层上定义出用以形成通孔的图形化光刻胶，定义的所述通孔位于所述保留的Cu3N硬掩膜层的相邻条状区域之间；以所述图形化光刻胶为掩膜刻蚀所述介电层以形成通孔；以所述条状区域的Cu3N硬掩膜层为掩膜刻蚀所述介电层以形成沟槽，所述通孔底部的刻蚀终止层暴露；对所述Cu3N硬掩膜层进行处理形成Cu硬掩膜层，并湿法去除；干法去除所述通孔底部的刻蚀终止层以使半导体衬底的目标电连接区域暴露，并将所述沟槽开口处的尺寸进行扩大；在所述通孔及所述沟槽内填充导电材质。

【技术特征摘要】
1.一种金属互连结构的制作方法，其特征在于，包括：
提供具有目标电连接区域的半导体衬底；
在所述半导体衬底上形成刻蚀终止层；
在所述刻蚀终止层上形成介电层；
在所述介电层上形成Cu3N硬掩膜层；
在所述Cu3N硬掩膜层上定义出用以形成沟槽的条状区域，去除所述
条状区域外的Cu3N硬掩膜层；
利用光刻工艺在保留的Cu3N硬掩膜层上定义出用以形成通孔的图形
化光刻胶，定义的所述通孔位于所述保留的Cu3N硬掩膜层的相邻条状区
域之间；
以所述图形化光刻胶为掩膜刻蚀所述介电层以形成通孔；
以所述条状区域的Cu3N硬掩膜层为掩膜刻蚀所述介电层以形成沟
槽，所述通孔底部的刻蚀终止层暴露；
对所述Cu3N硬掩膜层进行处理形成Cu硬掩膜层，并湿法去除；
干法去除所述通孔底部的刻蚀终止层以使半导体衬底的目标电连接
区域暴露，并将所述沟槽开口处的尺寸进行扩大；
在所述通孔及所述沟槽内填充导电材质。
2.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述目标
电连接区域为前层金属互连结构的金属区域。
3.根据权利要求1所述的金属互连结构的制作方法，其特征在于，在所述Cu3N
硬掩膜层上定义出用以形成沟槽的条状区域，去除所述条状区域外的Cu3N
硬掩膜层是采用光刻刻蚀工艺实现的。
4.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述刻蚀
终止层的材质为二氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅中的至

\t少一种。
5.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述介电
层包括介电常数依次增大的第一介电层、第二介电层及第三介电层，所述
第一介电层与所述刻蚀终止层相邻，所述第三介电层与所述Cu...

【专利技术属性】
技术研发人员：张城龙，周俊卿，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31