包括金属粘附和阻挡结构的半导体器件及其形成方法技术

公开了包括金属粘附和阻挡结构的半导体器件及其形成方法。半导体器件的实施例包括电连接至半导体本体的金属结构。金属粘附和阻挡结构位于金属结构与半导体本体之间。金属粘附和阻挡结构包括包含钛和钨的层、以及在包含钛和钨的层上的包含钛、钨和氮的层。

Semiconductor device including metal adhesion and barrier structure and method for forming the same

A semiconductor device including a metal adhesion and barrier structure and a method of forming the same are disclosed. Embodiments of a semiconductor device include a metal structure electrically connected to the semiconductor body. The metal adhesion and barrier structure is located between the metal structure and the semiconductor body. The metal adhesion and barrier structure includes a layer comprising titanium and tungsten, and a layer containing titanium, tungsten and nitrogen on a layer comprising titanium and tungsten.

【技术实现步骤摘要】
包括金属粘附和阻挡结构的半导体器件及其形成方法
本公开涉及包括金属粘附和阻挡结构的半导体器件和形成半导体器件的方法。
技术介绍
金属化是半导体技术中的关键要素。金属化负责半导体芯片内外的电流传输以及半导体芯片的操作期间产生的热的去除。金属粘附和阻挡结构的目的是在金属化部与诸如半导体本体等支承结构之间提供粘附，并且防止金属原子从金属结构扩散到半导体衬底中。期望在期望的时间跨度上改善阻挡和粘附特性的可靠性，减少由于缺陷和颗粒造成的阻挡特性的损害，以及提高屏蔽阻挡缺陷的能力。
技术实现思路
该目的通过独立权利要求的主题来实现。从属权利要求涉及进一步的实施例。本公开涉及一种半导体器件。该半导体器件包括电连接至半导体本体的金属结构。该半导体器件还包括在金属结构与半导体本体之间的金属粘附和阻挡结构。金属粘附和阻挡结构包括包含钛和钨的层、以及在该包含钛和钨的层上的包含钛、钨和氮的层。本公开还涉及一种包括电连接至半导体本体的金属结构的半导体器件。该半导体器件还包括在金属结构与半导体本体之间的金属粘附和阻挡结构，其中金属粘附和阻挡结构包括包含铝的层、以及在该包含铝的层上的Ti/TiN。本公开还涉及一种制造半导体器件的方法。该方法包括在半导体本体上形成金属粘附和阻挡结构。该方法还包括在金属粘附和阻挡结构上形成金属结构。金属粘附和阻挡结构的形成包括形成包含钛和钨的层，以及在该包含钛和钨的层上形成包含钛、钨和氮的层。本领域技术人员在阅读下面的详细说明和查看附图时将认识到附加的特征和优点。附图说明附图被包括以提供对本专利技术的进一步理解，并且附图被并入且构成本说明书的一部分。附图示出了本专利技术的实施例，并且与说明书一起用于解释本专利技术的原理。本专利技术的其它实施例和预期的优点将容易地理解，因为通过参考下面的详细说明，它们变得更好理解。图1是包括电连接至半导体本体的金属结构以及在金属结构与半导体本体之间的金属粘附和阻挡结构的半导体器件的部分的一个实施例的示意性剖面图。图2是包括电连接至半导体本体的金属结构以及在金属结构与半导体本体之间的金属粘附和阻挡结构的半导体器件的部分的另一实施例的示意性剖面图。图3是包括与半导体本体的低p掺杂的半导体区域电连接的金属结构的半导体器件的部分的另一实施例的示意性剖面图。图4是用于示出制造半导体器件的方法的示意性流程图。图5是用于说明基于缺陷屏蔽的可靠性改进的半导体本体上的金属粘附和阻挡结构的示意性剖面图。具体实施方式在以下详细说明中，参考了附图，附图形成以下详细说明的一部分并且附图中通过图示的方式示出了可以实践本公开的具体实施例。应当理解，在不脱离本专利技术的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。例如，针对一个实施例示出或描述的特征可以在其它实施例上使用或结合其它实施例使用，以产生另一实施例。本公开旨在包括这样的修改和变型。使用特定语言来描述示例不应被解释为限制所附权利要求的范围。附图不是按比例绘制的，并且仅用于说明目的。为了清楚起见，如果没有另外说明，则相同的元件在不同附图中用对应的附图标记表示。术语“具有”、“含有”、“包括”、“包含”等是开放性的，并且这些术语指示所述结构、元件或特征的存在，但不排除附加元件或特征的存在。除非上下文另有明确说明，否则冠词“一”、“一个”和“该”旨在包括复数以及单数。术语“电连接”描述了电连接的元件之间的永久的低欧姆连接，例如相关元件之间的直接接触或者经由金属和/或高度掺杂的半导体的低欧姆连接。术语“电耦合”包括适于信号传输的一个或多个中间元件可以存在于电耦合的元件之间，例如在第一状态中临时提供低欧姆连接以及在第二状态中提供高欧姆电去耦的元件。附图通过在掺杂类型“n”或“p”旁边指示“-”或“+”来示出相对掺杂浓度。例如，“n-”表示低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。在以下说明中使用的术语“晶片”、“衬底”、“半导体本体”或“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构应当理解为包括硅(Si)、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和未掺杂的半导体、由基础半导体底座支承的硅的外延层、以及其它半导体结构。作为用于制造各种这样的半导体器件的典型的基础材料，可以使用通过Czochralski(CZ)方法生长的硅晶片，例如通过标准CZ方法或者通过磁性CZ(MCZ)方法或者通过连续CZ(CCZ)方法。也可以使用FZ(浮区)硅晶片。半导体不需要是基于硅的。半导体也可以是硅锗(SiGe)、锗(Ge)或砷化镓(GaAs)。根据其他实施例，碳化硅(SiC)或氮化镓(GaN)可以形成半导体衬底材料。本说明书中使用的术语“水平”旨在描述实质上平行于半导体衬底或本体的第一或主表面的取向。这可以是例如晶片或半导体管芯的表面。本说明书中使用的术语“垂直”旨在描述实质上垂直于第一表面布置的取向，即平行于半导体衬底或本体的第一表面的法线方向。在本说明书中，半导体衬底或半导体本体的第二表面被认为由下表面或背表面或后表面形成，而第一表面被认为由半导体衬底的上表面、前表面或主表面形成。因此，本说明书中使用的术语“上方”和“下方”描述一个结构特征相对于另一结构特征的相对位置。在本说明书中，示出了包括p和n掺杂的半导体区域的实施例。可替代地，半导体器件可以形成为具有相反的掺杂关系，使得所示的p掺杂区是n掺杂的并且所示的n掺杂区是p掺杂的。半导体器件可以具有端子接触，诸如允许与被包括在半导体本体中的集成电路或分立半导体器件进行电接触的接触焊盘(或电极)。电极可以包括被应用到半导体芯片的半导体材料的一个或多个电极金属层。电极金属层可以被制造为具有任何期望的几何形状和任何期望的材料组成。电极金属层可以是例如覆盖某个区域的层的形式。可以使用任何期望的金属，例如Cu、Ni、Sn、Au、Ag、Pt、Pd、Al、Ti和这些金属中的一种或多种的合金作为材料。电极金属层不需要是均匀的或者仅由一种材料制造，也就是说，被包含在电极金属层中的材料的各种组成和浓度是可能的。作为示例，电极层的尺寸可以足够大以与导线接合。在本文中公开的实施例中，应用一个或多个传导层，特别是导电层。应当理解，诸如“形成”或“应用”等任何这样的术语意在涵盖所有种类和技术的应用层。特别地，它们旨在涵盖其中层作为整体一次被应用的技术(例如层压技术)以及其中层以顺序方式沉积的技术(例如溅射、镀敷、模制、CVD(化学气相沉积)、物理气相沉积(PVD)、蒸发、混合物理化学气相沉积(HPCVD)等)。所应用的导电层可以尤其包括以下中的一项或多项：诸如Al、Cu或Sn或其合金等的金属层、导电浆料层和接合材料层。金属层可以是匀质层。导电浆料可以包括分布在可蒸发或可固化的聚合物材料中的金属颗粒，其中浆料可以是流体的、粘性的或蜡质的。接合材料可以被应用以将半导体芯片电连接和机械连接到例如载体或例如接触夹。可以使用软焊料材料或特别是能够形成扩散焊料结合的焊料材料，例如包含Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu中的一种或多种本文档来自技高网...

【技术保护点】
一种半导体器件(100、200、300)，包括：金属结构(105、205、305)，其电连接至半导体本体(106、206、306)；金属粘附和阻挡结构(107、207、307)，其在所述金属结构(105、205、305)与所述半导体本体(106、206、306)之间，其中所述金属粘附和阻挡结构(107、207、307)包括：包含钛和钨的层、在所述包含钛和钨的层上的包含钛、钨和氮的层以及在所述包含钛、钨和氮的层上的钨层。

【技术特征摘要】
2016.03.15 DE 102016104788.01.一种半导体器件(100、200、300)，包括：金属结构(105、205、305)，其电连接至半导体本体(106、206、306)；金属粘附和阻挡结构(107、207、307)，其在所述金属结构(105、205、305)与所述半导体本体(106、206、306)之间，其中所述金属粘附和阻挡结构(107、207、307)包括：包含钛和钨的层、在所述包含钛和钨的层上的包含钛、钨和氮的层以及在所述包含钛、钨和氮的层上的钨层。2.根据权利要求1所述的半导体器件(100、200、300)，其中所述包含钛和钨的层是厚度在30nm到600nm的范围内的TiW层。3.根据前述权利要求中的任一项所述的半导体器件(100、200、300)，其中所述包含钛、钨和氮的层的厚度在30nm到600nm的范围内。4.根据权利要求1至3中的任一项所述的半导体器件(100、200、300)，其中所述金属粘附和阻挡结构(107、207、307)还包括在所述钨层上的包含钛和钨的层。5.根据前述权利要求中的任一项所述的半导体器件(100、200、300)，还包括在所述半导体本体与所述包含钛和钨的层之间的金属粘附和阻挡子结构，所述金属粘附和阻挡子结构与所述半导体本体接触。6.根据权利要求5所述的半导体器件(100、200、300)，其中所述金属粘附和阻挡子结构由TiW、TiN、Ti/TiN、TaN/Ta中的一项或其组合制成。7.根据权利要求6所述的半导体器件(100、200、300)，其中所述金属粘附和阻挡子结构的厚度在30nm到600nm的范围内。8.一种半导体器件(100、200、300)，包括：金属结构，其电连接至半导体本体；金属粘附和阻挡结构，其在所述金属结构与所述半导体本体之间，其中所述金属粘附和阻挡结构包括包含Al和Cu的层、包含Ti的层以及包含TiN的层，所述包含Al和Cu的层与所述半导体本体(106、206、306)接触。9.根据权利要...

【专利技术属性】
技术研发人员：R·K·乔施，F·希勒，M·福格，O·亨贝尔，T·拉斯卡，M·米勒，R·罗思，C·沙菲尔，HJ·舒尔策，H·舒尔策，J·斯泰恩布伦纳，F·翁巴赫，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE