半导体结构及其形成方法技术

一种半导体结构及其形成方法，所述方法包括：提供包括第一区域和第二区域的基底；在第一区域的基底中形成阱区；在第二区域的基底中形成漂移区；刻蚀基底，形成衬底以及凸出于衬底的鳍部，包括位于第一区域和第二区域交界处的第一鳍部，以及位于第二区域的第二鳍部，其中，位于第一区域的第一鳍部为第一鳍部第一部分，第二鳍部与第一鳍部垂直；在第一鳍部表面形成位于第一区域和第二区域交界处的栅极结构；在第一鳍部第一部分内形成源极、第二鳍部内形成漏极。本发明专利技术使用于形成漏极的第二鳍部与用于形成源极相垂直，器件导通时电流流经第二鳍部的横截面面积增大，从而加快电流流出的速度，增强释放静电的能力，进而优化半导体器件的电学性能。

Semiconductor structure and method of forming the same

A semiconductor structure and forming method thereof, the method includes providing a substrate including a first region and a second region; a well region is formed on the substrate in the first region; the formation of drift region in the basal region second; etching the substrate, forming a substrate and protruding from the substrate includes a first fin fin, located in the first region and the second area at the junction, and is located in the second regions of second fin, the fin, the first part is arranged in the first region of the first fin for the first part, the second part and the first vertical fin fin; forming a gate structure is located at the junction of the first and second regions in the first fin surface; in the first part of the first fin in the formation of the source, second fin formed in the drain. The invention is used in forming a drain second fin and for forming a source electrode device vertical, cross-sectional area when the current flows through the second fin increases, thus speeding up the current outflow velocity, enhance the ability of releasing static electricity, electrical properties and optimization of semiconductor devices.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，常采用静电放电(ESD，ElectrostaticDischarge)保护电路以减少芯片损伤。现有的静电放电保护电路的设计和应用包括：栅接地的N型场效应晶体管(GateGroundedNMOS，简称GGNMOS)保护电路、可控硅(SiliconControlledRectifier，简称SCR)保护电路、横向双扩散场效应晶体管(LateralDoubleDiffusedMOSFET，简称LDMOS)保护电路、双极结型晶体管(BipolarJunctionTransistor，简称BJT)保护电路等。其中，LDMOS由于能承受更高的击穿电压而被广泛运用于ESD保护。随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。平面LDMOS已无法满足技术需求，逐渐开始向具有更高功效的三维立体式的晶体管过渡，如引入鳍式场效应晶体管。但是，即使在LDMOS中引入了鳍式场效应晶体管，现有技术的半导体器件的电学性能依旧较差。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法。包括如下步骤：提供基底，所述基底包括第一区域和第二区域；在所述第一区域的基底中形成阱区，所述阱区内具有掺杂离子；在所述第二区域的基底中形成漂移区，所述漂移区内具有掺杂离子，且所述漂移区内的掺杂离子类型与所述阱区内的掺杂离子类型不同；刻蚀所述基底，形成衬底以及凸出于所述衬底的鳍部，所述鳍部包括位于所述第一区域和第二区域交界处的第一鳍部，以及位于所述第二区域的第二鳍部，其中，位于所述第一区域的第一鳍部为第一鳍部第一部分，位于所述第二区域的第一鳍部为第一鳍部第二部分，所述第二鳍部与所述第一鳍部垂直；形成位于所述第一区域和第二区域交界处的栅极结构，所述栅极结构覆盖所述第一鳍部第一部分的部分顶部表面，以及所述第一鳍部第二部分的部分顶部表面和部分侧壁表面；在所述栅极结构一侧的第一鳍部第一部分内形成源极，在所述栅极结构另一侧的第二鳍部内形成漏极，所述源极和漏极内具有掺杂离子，且所述源极和漏极内的掺杂离子与所述漂移区内的掺杂离子类型相同。可选的，所述第一区域和第二区域为相邻区域；所述阱区和漂移区为相邻区域。可选的，所述半导体结构为N型半导体结构，所述阱区内的掺杂离子类型为P型，所述漂移区、源极和漏极内的掺杂离子类型为N型。可选的，所述半导体结构为P型半导体结构，所述阱区内的掺杂离子类型为N型，所述漂移区、源极和漏极内的掺杂离子类型为P型。可选的，所述第二鳍部的数量为多根，且所述多根第二鳍部沿所述第一鳍部的延伸方向排列。可选的，所述第二鳍部的数量为4根。可选的，在形成所述衬底和鳍部之后，所述形成方法还包括：在所述第一鳍部和所述第二鳍部之间形成隔离层。可选的，形成衬底以及凸出于所述衬底的鳍部的步骤包括：在所述基底上形成图形化的硬掩膜层，所述硬掩膜层横跨所述第一区域和第二区域且覆盖部分所述第一区域的基底和第二区域的基底，所述硬掩膜层内定义有第一鳍部图形和第二鳍部图形，所述第一鳍部图形横跨所述阱区和漂移区，所述第二鳍部图形垂直于所述第一鳍部图形的延伸方向；以所述硬掩模层为掩膜，刻蚀所述基底，形成若干分立的凸起；所述凸起为鳍部，位于所述鳍部底部的剩余基底作为衬底。可选的，所述栅极结构为伪栅结构；形成所述源极和漏极后，所述形成方法还包括：去除所述伪栅结构，形成金属栅极结构。可选的，形成所述栅极结构的步骤包括：形成保形覆盖所述基底的伪栅氧化膜；在所述伪栅氧化膜表面形成伪栅电极膜，所述伪栅电极膜的顶部高于所述第一鳍部顶部和第二鳍部顶部；对所述伪栅电极膜进行平坦化处理；图形化所述伪栅电极膜和伪栅氧化膜，形成横跨所述第一区域和第二区域的伪栅氧化层，所述伪栅氧化层覆盖所述第一鳍部第一部分的部分顶部表面，以及所述第一鳍部第二部分的部分顶部表面和部分侧壁表面，在所述伪栅氧化层表面形成伪栅电极层；所述伪栅氧化层和所述伪栅电极层构成所述栅极结构。可选的，形成所述源极和漏极之后，所述形成方法还包括：在所述衬底表面形成介质层，所述介质层还覆盖所述金属栅极结构、源极和漏极，且所述介质层的顶部高于所述金属栅极结构的顶部；在所述介质层内形成第一接触孔栓塞和第二接触孔栓塞，所述第一接触孔栓塞和第二接触孔栓塞分别与所述源极和漏极相接触。相应的，本专利技术还提供一种采用上述方法形成的半导体结构，包括：基底，包括衬底以及凸出于所述衬底的鳍部，所述基底包括第一区域和第二区域，所述鳍部包括位于所述第一区域和第二区域交界处的第一鳍部，以及位于所述第二区域的第二鳍部，其中，位于所述第一区域的第一鳍部为第一鳍部第一部分，位于所述第二区域的第一鳍部为第一鳍部第二部分，所述第二鳍部与所述第一鳍部垂直；阱区，位于所述第一区域的基底内，所述阱区内具有掺杂离子；漂移区，位于所述第二区域的基底内，所述漂移区内具有掺杂离子，所述漂移区内的掺杂离子类型与所述阱区内的掺杂离子类型不同；栅极结构，位于所述第一区域和第二区域的交界处，且覆盖所述第一鳍部第一部分的部分顶部表面，以及所述第一鳍部第二部分的部分顶部表面和部分侧壁表面；源极，位于所述栅极结构一侧的第一鳍部第一部分内，且所述源极位于所述阱区内，所述源极内具有掺杂离子；漏极，位于所述栅极结构另一侧的第二鳍部内，且所述漏极位于所述漂移区内，所述漏极内具有掺杂离子。可选的，所述第一区域和第二区域为相邻区域；所述阱区和漂移区为相邻区域。可选的，所述半导体结构为N型半导体结构，所述阱区内的掺杂离子类型为P型，所述漂移区、源极和漏极内的掺杂离子类型为N型。可选的，所述半导体结构为P型半导体结构，所述阱区内的掺杂离子类型为N型，所述漂移区、源极和漏极内的掺杂离子类型为P型。可选的，所述第二鳍部的数量为多根，且所述多根第二鳍部沿所述第一鳍部的延伸方向排列。可选的，所述第二鳍部的数量为4根。可选的，所述半导体结构还包括位于所述第一鳍部和所述第二鳍部之间的隔离层。可选的，所述栅极结构为金属栅极结构。可选的，所述半导体结构还包括：覆盖所述栅极结构、源极和漏极的介质层，所述介质层的顶部高于所述栅极结构的顶部；位于所述介质层内的第一接触孔栓塞和第二接触孔栓塞，所述第一接触孔栓塞和第二接触孔栓塞分别与所述源极和漏极相接触。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术使用于形成漏极的第二鳍部与用于形成漏极的第一鳍部相垂直，器件导通时，电流通过朝向所述第一鳍部第一部分的第二鳍部的横截面流出，由于所述横截面的面积增大了，可以加快器件电流流出的速度，从而可以增强释放静电的能力，进而优化半导体器件的电学性能。附图说明图1和图2是现有技术半导体结构一实施例的结构示意图；图3至图12是本专利技术半导体结构的形成方法一实施例中各步骤对应结构示意图。具体实施方式现有技术的半导体器件的电性能较差，结合参考图1和图2，示出了现有技术半导体结构一实施例的结构示意图，其中，图1为俯视图，图2是图1沿AA1方向的剖面结构示意图。所述半本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区域和第二区域；在所述第一区域的基底中形成阱区，所述阱区内具有掺杂离子；在所述第二区域的基底中形成漂移区，所述漂移区内具有掺杂离子，且所述漂移区内的掺杂离子类型与所述阱区内的掺杂离子类型不同；刻蚀所述基底，形成衬底以及凸出于所述衬底的鳍部，所述鳍部包括位于所述第一区域和第二区域交界处的第一鳍部，以及位于所述第二区域的第二鳍部，其中，位于所述第一区域的第一鳍部为第一鳍部第一部分，位于所述第二区域的第一鳍部为第一鳍部第二部分，所述第二鳍部与所述第一鳍部垂直；形成位于所述第一区域和第二区域交界处的栅极结构，所述栅极结构覆盖所述第一鳍部第一部分的部分顶部表面，以及所述第一鳍部第二部分的部分顶部表面和部分侧壁表面；在所述栅极结构一侧的第一鳍部第一部分内形成源极，在所述栅极结构另一侧的第二鳍部内形成漏极，所述源极和漏极内具有掺杂离子，且所述源极和漏极内的掺杂离子与所述漂移区内的掺杂离子类型相同。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区域和第二区域；在所述第一区域的基底中形成阱区，所述阱区内具有掺杂离子；在所述第二区域的基底中形成漂移区，所述漂移区内具有掺杂离子，且所述漂移区内的掺杂离子类型与所述阱区内的掺杂离子类型不同；刻蚀所述基底，形成衬底以及凸出于所述衬底的鳍部，所述鳍部包括位于所述第一区域和第二区域交界处的第一鳍部，以及位于所述第二区域的第二鳍部，其中，位于所述第一区域的第一鳍部为第一鳍部第一部分，位于所述第二区域的第一鳍部为第一鳍部第二部分，所述第二鳍部与所述第一鳍部垂直；形成位于所述第一区域和第二区域交界处的栅极结构，所述栅极结构覆盖所述第一鳍部第一部分的部分顶部表面，以及所述第一鳍部第二部分的部分顶部表面和部分侧壁表面；在所述栅极结构一侧的第一鳍部第一部分内形成源极，在所述栅极结构另一侧的第二鳍部内形成漏极，所述源极和漏极内具有掺杂离子，且所述源极和漏极内的掺杂离子与所述漂移区内的掺杂离子类型相同。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域和第二区域为相邻区域；所述阱区和漂移区为相邻区域。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构为N型半导体结构，所述阱区内的掺杂离子类型为P型，所述漂移区、源极和漏极内的掺杂离子类型为N型。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构为P型半导体结构，所述阱区内的掺杂离子类型为N型，所述漂移区、源极和漏极内的掺杂离子类型为P型。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二鳍部的数量为多根，且所述多根第二鳍部沿所述第一鳍部的延伸方向排列。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二鳍部的数量为4根。7.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述衬底和鳍部之后，所述形成方法还包括：在所述第一鳍部和所述第二鳍部之间形成隔离层。8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成衬底以及凸出于所述衬底的鳍部的步骤包括：在所述基底上形成图形化的硬掩膜层，所述硬掩膜层横跨所述第一区域和第二区域且覆盖部分所述第一区域的基底和第二区域的基底，所述硬掩膜层内定义有第一鳍部图形和第二鳍部图形，所述第一鳍部图形横跨所述阱区和漂移区，所述第二鳍部图形垂直于所述第一鳍部图形的延伸方向；以所述硬掩模层为掩膜，刻蚀所述基底，形成若干分立的凸起；所述凸起为鳍部，位于所述鳍部底部的剩余基底作为衬底。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构为伪栅结构；形成所述源极和漏极后，所述形成方法还包括：去除所述伪栅结构，形成金属栅极结构。10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述栅极结构的步骤包括：形成保形覆盖所述基底的伪栅氧化膜；在所述伪栅氧化膜表面形成伪栅电极膜，所述伪栅电极膜的顶部高于所述第一鳍部顶部和第二鳍部顶部；对所述伪栅电极膜进行平坦...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31