半导体存储装置及存储器系统制造方法及图纸
【技术实现步骤摘要】
半导体存储装置及存储器系统[相关申请]本申请享有以日本专利申请2016-38942号(申请日：2016年3月1日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及一种半导体存储装置及存储器系统。
技术介绍
已知有如下存储器系统：具备半导体存储装置及控制器，所述半导体存储装置具有使用存储1比特的数据的存储器单元的高速缓存区域与使用存储2比特以上的存储器单元的存储区域。
技术实现思路
本专利技术的实施方式提供一种能够使动作高速化的半导体存储装置及存储器系统。实施方式的半导体存储装置具备：第1存储器单元，能够存储n比特(n为1以上的自然数)的数据；第2存储器单元，能够存储m比特(m为2以上的自然数，m＞n)的数据；以及读出放大器，对第1及第2存储器单元进行数据的读取及写入。在半导体存储装置从控制器接收到第1命令时，读出放大器将第1数据写入至第1存储器单元。然后，读出放大器在写入后从第1存储器单元读取第1数据，并将第1数据与所读取出的第1数据进行比较。在半导体存储装置从控制器接收到第2命令的情况下，读出放大器将从第1存储器单元读取出的第1数...
【技术保护点】
一种半导体存储装置，其特征在于具备：第1存储器单元，能够存储n比特(n为1以上的自然数)的数据；第2存储器单元，能够存储m比特(m为2以上的自然数，m＞n)的数据；以及读出放大器，对所述第1及第2存储器单元进行数据的读取及写入；在从外部的控制器接收到第1命令时，所述读出放大器将第1数据写入至所述第1存储器单元，在所述写入之后从所述第1存储器单元读取所述第1数据，并将所述第1数据与所述读取出的第1数据进行比较，在接收所述第1命令后接收到与该第1命令不同的第2命令时，基于所述比较结果，所述读出放大器将从所述第1存储器单元读取出的所述第1数据或从所述控制器接收到的第2数据写入至所述第2存储器单元。
【技术特征摘要】
2016.03.01 JP 2016-0389421.一种半导体存储装置，其特征在于具备：第1存储器单元，能够存储n比特(n为1以上的自然数)的数据；第2存储器单元，能够存储m比特(m为2以上的自然数，m＞n)的数据；以及读出放大器，对所述第1及第2存储器单元进行数据的读取及写入；在从外部的控制器接收到第1命令时，所述读出放大器将第1数据写入至所述第1存储器单元，在所述写入之后从所述第1存储器单元读取所述第1数据，并将所述第1数据与所述读取出的第1数据进行比较，在接收所述第1命令后接收到与该第1命令不同的第2命令时，基于所述比较结果，所述读出放大器将从所述第1存储器单元读取出的所述第1数据或从所述控制器接收到的第2数据写入至所述第2存储器单元。2.根据权利要求1所述的半导体存储装置，其特征在于：所述第2数据是对从所述第1存储器单元读取的所述第1数据进行错误订正处理后的数据。3.根据权利要求2所述的半导体存储装置，其特征在于：所述错误订正处理是通过所述控制器而进行。4.根据权利要求1所述的半导体存储装置，其特征在于：基于所述比较结果，设定表示是否需要对写入至所述第1存储器单元的所述第1数据进行错误订正处理的标记，在所述标记尚未确立的情况下，在所述第2命令中，所述读出放大器将从所述第1存储器单元读取的所述第1数据直接写入至所述第2存储器单元，在所述标记已确立的情况下，所述控制器对从所述第1存储器单元读取的所述第1数据进行错误订正处理，并将错误订正结果作为所述第2数据发送至所述半导体存储装置，且所述读出放大器将所述第2数据写入至所述第2存储器单元。5.一种半导体存储装置，其特征在于具备：第1存储器单元，能够存储n比特(n为1以上的自然数)的数据；第2存储器单元，能够存储m比特(m为2以上的自然数，m＞n)的数据；以及读出放大器，对所述第1及第2存储器单元进行数据的读取及写入；在从外部的控制器接收到第1命令时，所述读出放大器将第1数据写入至所述第1存储器...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。