半导体元件和晶体层叠结构体制造技术

提供能抑制沟道层的高电阻化的半导体元件和能用于该元件制造的晶体层叠结构体。作为一实施方式，提供一种Ga2O3系半导体元件(10)，其具有：包括包含受主杂质的β‑Ga2O3系单晶的高电阻基板(11)；高电阻基板(11)上的包括β‑Ga2O3系单晶的缓冲层(12)；以及缓冲层(12)上的包括包含施主杂质的β‑Ga2O3系单晶的沟道层(13)。

【技术实现步骤摘要】
【国外来华专利技术】半导体元件和晶体层叠结构体
本专利技术涉及半导体元件和晶体层叠结构体。
技术介绍
作为以往的半导体元件，已知在包含受主杂质的高电阻的Ga2O3系基板上形成有包含施主杂质的沟道层的MESFET(MetalSemiconductorFieldEffectTransistor：金属半导体场效应晶体管)(例如，参照专利文献1)。现有技术文献专利文献专利文献1：国际公开第2013/069729号
技术实现思路
专利技术要解决的问题然而，在专利文献1公开的MESFET中，从高电阻Ga2O3基板向沟道层扩散受主杂质，由于载体补偿而沟道层有可能高电阻化。由此，本专利技术的目的在于提供能抑制沟道层的高电阻化的半导体元件和能用于该元件制造的晶体层叠结构体。用于解决问题的方案为了实现上述目的，本专利技术的一方式提供以下的[1]～[6]的半导体元件。[1]一种半导体元件，具有：包括包含受主杂质的β-Ga2O3系单晶的高电阻基板；上述高电阻基板上的包括β-Ga2O3系单晶的缓冲层；以及上述缓冲层上的包括包含施主杂质的β-Ga2O3系单晶的沟道层。[2]根据上述[1]所述的半导体元件，上述缓冲层和上述沟道层包含从上本文档来自技高网...

【技术保护点】
一种半导体元件，具有：包括包含受主杂质的β‑Ga2O3系单晶的高电阻基板；上述高电阻基板上的包括β‑Ga2O3系单晶的缓冲层；以及上述缓冲层上的包括包含施主杂质的β‑Ga2O3系单晶的沟道层。

【技术特征摘要】
【国外来华专利技术】2014.08.29 JP 2014-1759131.一种半导体元件，具有：包括包含受主杂质的β-Ga2O3系单晶的高电阻基板；上述高电阻基板上的包括β-Ga2O3系单晶的缓冲层；以及上述缓冲层上的包括包含施主杂质的β-Ga2O3系单晶的沟道层。2.根据权利要求1所述的半导体元件，上述缓冲层和上述沟道层包含从上述高电阻基板扩散的上述受主杂质，上述沟道层的上述受主杂质的浓度比上述缓冲层的上述受主杂质的浓度低，上述沟道层的上述施主杂质的浓度比上述沟道层的上述受主杂质的浓度高。3.根据权利要求1所述的半导体元件，上述缓冲层的上述高电阻基板侧的下层包含从上述高电阻基板扩散的上述受主杂质，上述缓冲层的上述沟道层侧的上层和上述沟道层不包含从上述高电阻基板扩散的上述受主杂质。4.根据权利要求1～3中的任一项所述的半导体元件，上述高电阻基板的主面的面方位为(001)。5.根据权利要求1～3中的任一项所述的半导体元件，上述受主杂质包含Fe、Be、Mg以及Zn中的至少1种。6.根据权利要求1～3中的任一...

【专利技术属性】
技术研发人员：佐佐木公平，后藤健，东胁正高，黄文海，绞缬明伯，熊谷义直，村上尚，
申请(专利权)人：株式会社田村制作所，国立研究开发法人情报通信研究机构，国立大学法人东京农工大学，
类型：发明
国别省市：日本,JP