鳍式晶体管的源漏区中的共形缓冲层制造技术

本发明专利技术涉及一种鳍式晶体管的源漏区中的共形缓冲层，其提供鳍式晶体管制造方法及结构，包括例如：设置至少部分延伸于鳍片上方的栅极结构，该鳍片延伸于衬底结构上方，该栅极结构邻近该鳍片的至少一个区域设置；在该栅极结构上方及该鳍片的该至少一个区域上方共形设置保护膜；改性位于该鳍片的该至少一个区域上方的该保护膜以形成共形缓冲层，其中，该改性选择性改变位于该至少一个区域上方的该保护膜的结晶结构，从而使其成为该共形缓冲层，而不改变设于该栅极结构上方的该保护膜的该结晶结构；以及移除位于该栅极结构上方的该未被改变的保护膜，而保留位于该至少一个区域上方的该共形缓冲层，以形成该鳍式晶体管的源区及漏区。

【技术实现步骤摘要】
鳍式晶体管的源漏区中的共形缓冲层
本专利技术涉及鳍式晶体管结构以及制造鳍式晶体管的方法，尤其涉及具有共形缓冲层的鳍式晶体管，该共形缓冲层用于制造鳍式晶体管的改进外延源漏区。
技术介绍
鳍式场效应晶体管(fin-typefield-effecttransistor；FinFET)装置因其改进的短沟道效应抑制及较高的开关电流比(Ion/Ioff)而不断被开发，以在先进互补金属氧化物半导体(complementarymetaloxidesemiconductor；CMOS)技术中取代传统的平面金属氧化物半导体场效应晶体管(MOSFET)。众所周知，术语“鳍片”是指垂直结构，在其内或其上形成例如一个或多个FinFET或其它鳍式装置，包括电容器、二极管等。有利地，鳍式结构(具有围绕该一个或多个鳍式结构(本文中称为鳍片)的一个或多个栅极结构，例如双栅极或三栅极结构)可用以帮助控制在关闭阶段中流过晶体管的电流泄漏以及其它短沟道效应。
技术实现思路
想要继续改善鳍式装置结构及制造方法，以增强性能及商业优势。为克服现有技术的特定缺点并提供额外的优点，在一个态样中提供一种制造鳍式晶体管的方法，该方法包括：设本文档来自技高网...

【技术保护点】
一种制造鳍式晶体管的方法，包括：设置至少部分延伸于鳍片上方的栅极结构，该鳍片延伸于衬底结构上方，该栅极结构邻近该鳍片的至少一个区域设置；在该栅极结构上方及该鳍片的该至少一个区域上方共形设置保护膜；改性位于该鳍片的该至少一个区域上方的该保护膜以形成共形缓冲层，其中，该改性选择性改变位于该至少一个区域上方的该保护膜的结晶结构，从而使其成为该共形缓冲层，而不改变设于该栅极结构上方的该保护膜的该结晶结构；以及移除位于该栅极结构上方的该未被改变的保护膜，而保留位于该至少一个区域上方的该共形缓冲层，以形成该鳍式晶体管的源区及漏区的至少其中一个。

【技术特征摘要】
2016.02.10 US 15/040,4771.一种制造鳍式晶体管的方法，包括：设置至少部分延伸于鳍片上方的栅极结构，该鳍片延伸于衬底结构上方，该栅极结构邻近该鳍片的至少一个区域设置；在该栅极结构上方及该鳍片的该至少一个区域上方共形设置保护膜；改性位于该鳍片的该至少一个区域上方的该保护膜以形成共形缓冲层，其中，该改性选择性改变位于该至少一个区域上方的该保护膜的结晶结构，从而使其成为该共形缓冲层，而不改变设于该栅极结构上方的该保护膜的该结晶结构；以及移除位于该栅极结构上方的该未被改变的保护膜，而保留位于该至少一个区域上方的该共形缓冲层，以形成该鳍式晶体管的源区及漏区的至少其中一个。2.如权利要求1所述的方法，其中，该保护膜连续设置并与该栅极结构、该鳍片的该至少一个区域以及该衬底结构共形。3.如权利要求2所述的方法，其中，该改性不改变设于该衬底结构上方的该保护膜的该结晶结构。4.如权利要求3所述的方法，其中，该保护膜包括硅材料，且该改性包括执行固相外延(SPE)制程，以促进改变位于该鳍片的该至少一个区域上方的该保护膜的该结晶结构。5.如权利要求4所述的方法，其中，该固相外延(SPE)制程在约600至约700℃的范围内的温度下执行。6.如权利要求3所述的方法，其中，该保护膜包括硅锗材料，且该改性包括执行结晶退火制程，以促进改变位于该鳍片的该至少一个区域上方的该保护膜的该结晶结构。7.如权利要求6所述的方法，其中，该结晶退火制程在约450℃至约600℃的范围内的温度下执行。8.如权利要求2所述的方法，其中，移除设于该栅极结构及该衬底结构上方的该保护膜，而保留设于该鳍片的该至少一个区域上方的该共形缓冲层。9.如权利要求1所述的方法，其中，该鳍片的该至少一个区域包括第一半导体材料，且该保护膜包括第二半导体材料，相对设于该栅极结构上方的该保护...

【专利技术属性】
技术研发人员：C·D·谢拉弗，裴成文，E·T·哈利，柯玥，亨利·K·乌托摩，Y·杨，任志斌，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛,KY