用于形成半导体器件的方法和半导体器件技术
【技术实现步骤摘要】
用于形成半导体器件的方法和半导体器件
各实施例涉及用于减薄半导体衬底的构思，具体地涉及用于形成半导体器件的方法和半导体器件。
技术介绍
半导体器件的半导体衬底的厚度的精度对于各种器件而言都是重要的。尤其用于高电压的垂直半导体器件可对半导体衬底的厚度的变化敏感。特别是对于IGBT(绝缘栅双极晶体管)，这种精确的减薄对于实现可再现的电性能是非常重要的。例如，抵抗由短路电流引起的破坏的鲁棒性可非常敏感地取决于(从背面看的)背面发射极与第一场停止峰之间的距离(例如，峰形场停止区)，或减薄后剩余的电活性场停止剂量的高斯场停止分布。
技术实现思路
可需求提供一种用于形成半导体器件的构思，该构思能够提高半导体器件的鲁棒性和/或可靠性。这样的需求可通过权利要求的主题来满足。一些实施例涉及一种用于形成半导体器件的方法，该方法包括将第一导电类型的第一掺杂剂原子结合到半导体衬底中以形成包括第一导电类型的第一掺杂区。此外，该方法包括在半导体衬底上形成外延半导体层，以及在形成外延半导体层之前或之后，结合第二导电类型的第二掺杂剂原子以形成包括第二导电类型的与第一掺杂区相邻的第二掺杂区，使得pn结...
【技术保护点】
一种用于形成半导体器件的方法(100)，所述方法包括：将第一导电类型的第一掺杂剂原子结合(110)到半导体衬底中，以形成包括所述第一导电类型的第一掺杂区；在所述半导体衬底上形成(120)外延半导体层；在形成所述外延半导体层之前或之后，结合(130)第二导电类型的第二掺杂剂原子，以形成包括所述第二导电类型的与所述第一掺杂区相邻的第二掺杂区，使得pn结位于所述第一掺杂区与所述第二掺杂区之间，其中所述pn结位于与所述半导体衬底和所述外延半导体层之间的界面相距小于5μm的垂直距离中；以及基于自对准减薄工艺来减薄(140)所述半导体衬底，其中所述自对准减薄工艺是基于所述pn结的位置而自控制的。
【技术特征摘要】
2016.02.05 DE 102016102070.21.一种用于形成半导体器件的方法(100)，所述方法包括：将第一导电类型的第一掺杂剂原子结合(110)到半导体衬底中，以形成包括所述第一导电类型的第一掺杂区；在所述半导体衬底上形成(120)外延半导体层；在形成所述外延半导体层之前或之后，结合(130)第二导电类型的第二掺杂剂原子，以形成包括所述第二导电类型的与所述第一掺杂区相邻的第二掺杂区，使得pn结位于所述第一掺杂区与所述第二掺杂区之间，其中所述pn结位于与所述半导体衬底和所述外延半导体层之间的界面相距小于5μm的垂直距离中；以及基于自对准减薄工艺来减薄(140)所述半导体衬底，其中所述自对准减薄工艺是基于所述pn结的位置而自控制的。2.根据权利要求1所述的方法，其中所述第一掺杂剂原子以大于1×1012cm-2的掺杂剂剂量来结合(110)。3.根据前述权利要求之一所述的方法，其中所述第一掺杂剂原子的掺杂剂剂量和所述第二掺杂剂原子的掺杂剂剂量相差小于所述第一掺杂剂原子的掺杂剂剂量的10％。4.根据前述权利要求之一所述的方法，其中所述第一掺杂剂原子通过第一注入工艺被结合(110)，并且所述第二掺杂剂原子通过第二注入被结合(130)，其中所述第一注入工艺的范围的端部和所述第二注入的范围的端部彼此分隔开小于10μm。5.根据前述权利要求之一所述的方法，其中所述第一掺杂剂原子被横向地结合(110)到整个所述半导体衬底上。6.根据前述权利要求之一所述的方法，其中所述第二掺杂剂原子在形成(120)所述外延半导体层之后被结合(130)。7.根据权利要求6所述的方法，其中所述外延半导体层包括小于10μm的厚度。8.根据权利要求6和7之一所述的方法，还包括：在结合(130)所述第二掺杂剂原子之后在第一外延半导体层上形成第二外延半导体层，其中所述第二外延半导体层包括大于10μm的厚度。9.根据权利要求1至5之一所述的方法，其中所述第二掺杂剂原子在形成(120)所述外延半导体层之前被结合(130)。10.根据权利要求9所述的方法，其中所述外延半导体层包括大于1...
【专利技术属性】
技术研发人员：P·森，HJ·舒尔策，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。