制造半导体器件的方法技术

本发明专利技术公开了一种制造半导体器件的方法，防止了当用一个半导体晶圆制造具有晶体管的预定数量的半导体芯片时，由于用半导体晶圆制造过量的半导体芯片，导致半导体器件的制造成本增加。在可通过一个曝光步骤被曝光的曝光区中的第一芯片形成区中形成包括具有第一面积的第一发射极区的第一双极晶体管，并且在曝光区中的第二芯片形成区中包括形成具有与第一面积不同的第二面积的第二发射极区的第二双极晶体管。

【技术实现步骤摘要】
制造半导体器件的方法相关申请的交叉引用包括说明书、附图和摘要的、2015年10月30日提交的日本专利申请No.2015-215001的公开的全部内容以引用方式并入本文中。
本专利技术涉及一种制造半导体器件的方法。例如，本专利技术可用于制造具有双极晶体管的半导体器件。
技术介绍
将用于电流放大的晶体管的每个具有放大因子(hFE)，放大因子(hFE)的值对应于晶体管的规格。作为抑制半导体器件的制造过程中由一个半导体晶圆形成的多个晶体管之间的放大因子hFE特性变化的方法，已知的是在用于扩散引入半导体衬底中的杂质的热处理步骤中，使用立式炉替代卧式炉。日本未审专利申请公开No.平成5(1993)-67739描述了半导体晶圆的表面的部分被掩模覆盖，并且一些晶体管的发射极区被进行结晶学上或冶金学上的改性，由此这些晶体管的每个的放大因子hFE有所不同。
技术实现思路
可用一个半导体晶圆制作大量半导体芯片，各半导体芯片包括具有预定hFE特性的晶体管。如果以这种方式制作的半导体芯片之中有少量半导体芯片是必需的，则也用该半导体晶圆制作的剩余半导体芯片不是必需的。近来，随着半导体晶圆的直径增大，能用一个半导体晶圆制作的半导体芯片的数量增加。另外，加热技术的改进提高了用一个半导体晶圆制作的半导体芯片的晶体管之间的hFE特性的一致性。因此，当期望制作均包括具有预定hFE特性的晶体管的少量半导体芯片时，并且如果用一个半导体晶圆制造大量这种半导体芯片，则过量地供应不必要的半导体芯片，这增加了半导体器件的制造成本。如日本未审专利申请公开No.平成5(1993)-67739中描述的将发射极区在结晶学或冶金学上改性的技术在技术上难以准确控制hFE特性，因此难以制作具有所期望特性的晶体管。将根据对本说明书的描述和附图，阐明其他问题和新颖特征。本申请中公开的典型实施例被简要地总结如下。作为一个实施例的制造半导体器件的方法是用一个半导体晶圆制作包括具有含不同面积的发射极区的晶体管的各种半导体芯片。根据实施例，半导体器件的制造成本可降低。特别地，可防止用半导体晶圆制作不必要的芯片。附图说明图1是半导体器件的制造过程期间的作为一个实施例的半导体器件的平面图。图2是制造过程期间的作为实施例的半导体器件的平面图。图3包括制造过程期间的作为实施例的半导体器件的剖视图。图4包括图3之后的制造过程期间的半导体器件的剖视图。图5是图4之后的制造过程期间的半导体器件的平面图。图6包括图4之后的制造过程期间的半导体器件的剖视图。图7包括图5之后的制造过程期间的半导体器件的剖视图。图8是图7之后的制造过程期间的半导体器件的平面图。图9包括图7之后的制造过程期间的半导体器件的剖视图。图10是作为实施例的半导体器件的制造过程中使用的立式炉的剖视图。图11包括图9之后的制造过程期间的半导体器件的剖视图。图12包括图11之后的制造过程期间的半导体器件的剖视图。图13包括图12之后的制造过程期间的半导体器件的剖视图。图14是图12之后的制造过程期间的半导体器件的平面图。图15包括图13之后的制造过程期间的半导体器件的平面图。图16是示出发射极区的大小和放大因子特性之间的关系的曲线图。图17是半导体器件的制造过程期间的作为实施例的修改的半导体器件的平面图。图18是半导体器件的制造过程期间的作为比较例的半导体器件的平面图。图19是作为比较例的半导体器件的制造过程中使用的卧式炉的剖视图。具体实施方式下文中，将参照附图详细描述本专利技术的一个实施例。在用于说明以下实施例的所有附图中，用相同的标号指定具有相同功能的组件，并且省略重复描述。在以下实施例中，除了特别需要的情况外，原则上并不重复描述相同或类似的部分。这个实施例被实施为包括双极晶体管的半导体器件。虽然这个实施例是针对npn双极晶体管描述的，但这个实施例的半导体器件可应用于具有相反导电类型的pnp双极晶体管，因此可针对pnp双极晶体管提供与npn双极晶体管的效果类似的效果。半导体器件的制造方法现在，参照图1至图15描述这个实施例的制造半导体器件的方法。图1、图2、图5、图8、图14和图15均是半导体器件的制造过程期间的这个实施例的半导体器件的平面图。图3、图4、图6、图7、图9、图11、图12和图13均包括制造过程期间的这个实施例的半导体器件的剖视图。图10是这个实施例的半导体器件的制造过程中使用的立式炉的剖视图。在图3、图4、图6、图7、图9、图11、图12和图13的每个中，在左侧示出第一区1A，在右侧示出第二区1B。具体地，在图3的左侧示出沿着图2中的A-A线的截面，在其右侧示出沿着图2中的B-B线的截面。类似地，图6示出沿着图5中的A-A线的截面和沿着图5中的B-B线的截面。图9示出沿着图8中的A-A线的截面和沿着图8中的B-B线的截面。第一区1A和第二区1B沿着相同的半导体衬底(半导体晶圆)的主表面布置，并且是其间将要形成不同类型的半导体芯片的区域。图1、图2、图5、图8和图14的每个没有示出半导体衬底上方的膜(例如，绝缘膜)。在半导体器件的制造过程中，首先，如图1至图3中所示，提供了半导体衬底SB，即，半导体晶圆WF，该半导体衬底包括具有例如大约1至100Ω·cm的比电阻的n型单晶硅(Si)。随后，通过外延生长过程，在半导体衬底SB上形成外延层EP。外延层EP是n型半导体层。半导体衬底SB和外延层EP均包括n型杂质(例如，砷(As)或磷(P))。半导体衬底SB具有比外延层EP大的n型杂质浓度。半导体衬底SB和外延层EP一齐用作随后形成的双极晶体管的集电极区。本申请中描述的半导体晶圆WF是指在随后使用图15描述的切片步骤之前的时间点的包括半导体衬底SB和设置在半导体衬底SB上方和下方的膜的衬底。具体地，图1中示出的半导体晶圆WF包括含半导体衬底SB和外延层EP的堆叠。在这个实施例中，含半导体衬底SB和外延层EP的堆叠可被称为衬底或半导体衬底。具体地，随后描述的双极晶体管是半导体衬底中设置的半导体元件。如图1中所示，从平面图看，半导体晶圆WF具有类似于圆形形状的形状。半导体晶圆WF具有在其端部处的、被称为取向平面的线性研磨部分，用于确定半导体晶圆WF的晶体取向。半导体晶圆WF可具有在其端部处的、被称为凹口的切除部分，用于替代设置取向平面。图1中的半导体晶圆WF的主表面上的用栅格图案示出的各粗直线是通过半导体器件制造过程中的曝光步骤中的多次曝光之中的一个曝光步骤(曝光(shot))被曝光的曝光区SH的边界。在这种情况下，在每个曝光步骤将曝光位置移位的同时，通过多次曝光将半导体晶圆WF的整个主表面曝光。多个曝光区SH布置在作为沿着半导体衬底SB的主表面的方向的X方向上(参见图3)和作为沿着半导体衬底SB的主表面并且与X方向正交的方向的Y方向上。具体地，曝光区SH在半导体晶圆WF的顶部上排成行列，并且从平面图看，均具有矩形形状。图2以放大方式示出作为半导体晶圆WF(参见图1)顶部的部分的一个曝光区SH。多个芯片形成区CE在曝光区SH中在X方向(行方向)和Y方向(列方向)上排成行列。图2示例性示出在一个曝光区SH中存在九个芯片形成区CE的布局。通过后续步骤，将芯片形成区CE的每个形成为一个半导体芯片。图2按虚线示出链接的芯片形成区C本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括以下步骤：(a)设置具有第一导电类型的半导体衬底；(b)在所述半导体衬底的顶部上方，形成具有与所述第一导电类型不同的第二导电类型的第一半导体区；(c)在所述第一半导体区的顶部上方，形成具有所述第一导电类型的第二半导体区和具有所述第一导电类型的第三半导体区；以及(d)将所述半导体衬底划分成个体块，由此形成第一半导体芯片和第二半导体芯片，所述第一半导体芯片包括第一晶体管，所述第一晶体管包括所述半导体衬底、所述第一半导体区和所述第二半导体区，所述第二半导体芯片包括第二晶体管，所述第二晶体管包括所述半导体衬底、所述第一半导体区和所述第三半导体区；其中，从平面图来看，所述第二半导体区的面积小于所述第三半导体区的面积。

【技术特征摘要】
2015.10.30 JP 2015-2150011.一种制造半导体器件的方法，包括以下步骤：(a)设置具有第一导电类型的半导体衬底；(b)在所述半导体衬底的顶部上方，形成具有与所述第一导电类型不同的第二导电类型的第一半导体区；(c)在所述第一半导体区的顶部上方，形成具有所述第一导电类型的第二半导体区和具有所述第一导电类型的第三半导体区；以及(d)将所述半导体衬底划分成个体块，由此形成第一半导体芯片和第二半导体芯片，所述第一半导体芯片包括第一晶体管，所述第一晶体管包括所述半导体衬底、所述第一半导体区和所述第二半导体区，所述第二半导体芯片包括第二晶体管，所述第二晶体管包括所述半导体衬底、所述第一半导体区和所述第三半导体区；其中，从平面图来看，所述第二半导体区的面积小于所述第三半导体区的面积。2.根据权利要求1所述的方法，其中，在步骤(c)中，具有所述第一导电类型的杂质被引入到所述半导体衬底的顶部中，由此形成所述第二半导体区和所述第三半导体区，以及其中，所述方法还包括以下步骤：(d1)在步骤(c)之后，用立式炉加热所述半导体衬底。3.根据权利要求1所述的方法，其中，所述第一晶体管的放大因子小于所述第二晶体管的放大因子。4.根据权利要求1所述的方法，其中，步骤(c)还包括以下步骤：(c1)形成覆盖所述半导体衬底的顶部的绝缘膜；(c2)在所述绝缘膜上方形成感光膜；(c3)对所述感光膜执行曝光和显影，由此去除所述感光膜的一部分，以暴露所述绝缘膜的顶部；(c4...

【专利技术属性】
技术研发人员：前田真一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP