半导体存储器装置制造方法及图纸

本发明专利技术实施例提供一种半导体存储器装置。存储器单元阵列以行和列布置，且包括第一子阵列和第二子阵列。第一对互补位线CBL沿着列从所述阵列的第一侧延伸，且终止于所述第一与第二子阵列之间。第二对CBL从所述阵列的所述第一侧沿着所述列延伸到所述阵列的第二侧。所述第二对CBL中的CBL在所述第一与第二子阵列之间具有阶梯式轮廓。第三对CBL和第四对CBL沿着所述列延伸。所述第一和第三对CBL电耦合到所述第一子阵列中的存储器单元，且所述第二和第四对CBL电耦合到所述第二子阵列中的存储器单元。

【技术实现步骤摘要】
半导体存储器装置
本专利技术实施例涉及半导体
，特别涉及半导体存储器装置。
技术介绍
半导体存储器为基于半导体的集成电路上实施的电子数据存储装置。半导体存储器具有许多不同类型，且具有比其它数据存储技术快的存取时间。举例来说，数据的字节通常可在数纳秒内写入到半导体存储器或从半导体存储器读取，而旋转存储装置(例如硬盘)的存取时间处于毫秒范围内。出于(尤其)这些原因，半导体存储器用作供计算机保存计算机当前正作用于的数据(以及其它用途)的主存储机构。
技术实现思路
本专利技术的一实施例为提供一种半导体存储器装置，其包括：存储器单元阵列，其以行和列布置，其中阵列包含第一存储器单元子阵列和第二存储器单元子阵列；第一对互补位线CBL，其沿着阵列的列从阵列的第一侧延伸，且终止于第一与第二子阵列之间，其中第一对CBL电耦合到列中的第一子阵列的存储器单元；第二对CBL，其从阵列的第一侧沿着列延伸到阵列的第二侧，其中第二对CBL电耦合到列中的第二子阵列的存储器单元，且其中第二对CBL中的CBL在第一与第二子阵列之间具有阶梯式轮廓；以及第三对CBL和第四对CBL，其沿着列延伸，其中第三和第四对CBL分别电耦合到列中的第一子阵列的存储器单元和列中的第二子阵列的存储器单元。本专利技术的另一实施例为提供一种半导体存储器装置，其包括：存储器单元阵列，其以行和列布置，其中阵列包含第一存储器单元子阵列和第二存储器单元子阵列；第一对互补位线CBL，其沿着阵列的列从阵列的第一侧延伸，且终止于第一与第二子阵列之间，其中第一对CBL电耦合到列中的第一子阵列的存储器单元；第二对CBL，其从阵列的第一侧沿着列延伸到阵列的第二侧，其中第二对CBL电耦合到列中的第二子阵列的存储器单元；第三对CBL和第四对CBL，其沿着列延伸，其中第三和第四对CBL分别电耦合到列中的第一子阵列的存储器单元和列中的第二子阵列的存储器单元；以及扭曲单元，其经配置以扭曲分别来自沿着列延伸的两对CBL的一对相邻位线，其中两对CBL对应于第一、第二、第三和第四对CBL中的两者。本专利技术的又一实施例为提供一种半导体存储器装置，其包括：存储器单元阵列，其以行和列布置，其中阵列包含第一存储器单元子阵列和第二存储器单元子阵列；第一对互补位线CBL，其沿着阵列的列从阵列的第一侧延伸，且终止于第一与第二子阵列之间，其中第一对CBL电耦合到列中的第一子阵列的存储器单元；第二对CBL，其从阵列的第一侧沿着列延伸到阵列的第二侧，其中第二对CBL电耦合到列中的第二子阵列的存储器单元，且其中第二对CBL中的CBL在第一与第二子阵列之间具有阶梯式轮廓；第三对CBL和第四对CBL，其沿着列延伸，其中第三和第四对CBL分别电耦合到第一子阵列的存储器单元和第二子阵列的存储器单元，且其中第三或第四对CBL中的CBL在第一与第二子阵列之间具有阶梯式轮廓；以及扭曲单元，其经配置以分别扭曲一对相邻位线，其中相邻位线分别来自沿着列延伸的两对CBL，且其中两对CBL对应于第一、第二、第三和第四对CBL中的两者。附图说明当结合附图阅读时，从以下详细描述最佳地理解本专利技术实施例的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。图1说明具有跨接单元的双端口静态随机存取存储器(DPSRAM)装置的一些实施例的框图。图2A说明图1的DPSRAM装置的列内的位线的一些实施例的布局图。图2B说明图2A的列内的跨接单元的一些实施例的横截面图。图3A说明图1的DPSRAM装置内的存储器单元的一些实施例的示意图。图3B说明图3A的存储器单元的一些更详细实施例的示意图。图4说明具有扭曲单元的图1的DPSRAM装置的一些其它实施例的框图。图5A说明图4的DPSRAM装置的列内的位线的一些实施例的布局图。图5B说明图5A的列内的跨接单元的一些实施例的横截面图。图5C说明图5A的列内的扭曲单元的一些实施例的横截面图。图5D说明图5A的列内的扭曲单元的一些实施例的另一横截面图。图6说明图1的DPSRAM装置的一些其它实施例的框图，其中输入/输出(I/O)分布在DPSRAM装置的相对侧之间。图7A说明图6的DPSRAM装置的列内的位线的一些实施例的布局图。图7B说明图7A的列内的跨接单元的一些实施例的横截面图。图8说明具有扭曲单元的图6的DPSRAM装置的一些其它实施例的框图。图9A说明图8的DPSRAM装置的列内的位线的一些实施例的布局图。图9B说明图9A的列内的跨接单元的一些实施例的横截面图。图9C说明图9A的列内的扭曲单元的一些实施例的横截面图。图9D说明图9A的列内的扭曲单元的一些实施例的另一横截面图。图10A说明多存储体DPSRAM装置的一些实施例的框图。图10B说明图10A的多存储体DPSRAM装置的一些其它实施例的框图，其中I/O分布在多存储体DPSRAM装置的相对侧之间。图11说明用于利用飞跨和/或扭曲位线架构读取和/或写入数据的方法的一些实施例的流程图。具体实施方式本揭示提供用于实施本揭示的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭示内容。当然，这些组件以及布置仅为实例且并不希望进行限制。举例来说，在以下描述中，第一特征在第二特征之上或上的形成可包含第一特征与第二特征直接接触地形成的实施例，并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可以不直接接触的实施例。此外，本揭示可在各种实例中重复参考数字和/或字母。此重复是出于简单和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。此外，本文为易于描述可使用例如“下方”、“下面”、“下部”、“上方”、“上部”等等空间相对术语，来描述一个要素或特征与另一要素或特征的关系(如图式中所说明)。除图中所描绘的定向以外，空间相对术语还希望涵盖装置或设备在使用或操作中的不同定向。装置或设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。此外，术语“第一”、“第二”、“第三”、“第四”等等仅为通用识别符，且由此可在各种实施例中互换。举例来说，在一些实施例中，当一要素(例如，一对位线)可被称为“第一”要素时，在其它实施例中所述要素可被称为“第二”要素。一种类型的半导体存储器为双端口(DP)静态随机存取存储器(SRAM)。DPSRAM装置允许两个存储器存取分别经由两个“端口”同时发生或接近同时发生。DPSRAM装置包括存储器单元的一或多个存储体，其中存储器单元的每一存储体包括布置于行和列中的多个存储器单元。两个字线对应于两个端口且沿着每一行延伸，从而与行中的每一存储器单元电耦合。两对互补位线(CBL)对应于两个端口且沿着每一列延伸，从而与列中的每一存储器单元电耦合。每一端口的字线允许逐行对所述存储器单元的存取，且每一端口的CBL允许逐列将数据状态写入到所存取的存储器单元或从所存取的存储器单元读取数据状态。存储器单元的记忆体常常具有128行与512行之间的行数。然而，此产生长位线，以及因此位线上的高负载。位线上的高负载又可导致位线上的高最小读取电压和高最小写入电压。低于所述高最小读取电压和所述高最小写入电压的读取电压和写本文档来自技高网...

【技术保护点】
一种半导体存储器装置，其包括：存储器单元阵列，其以行和列布置，其中所述阵列包含第一存储器单元子阵列和第二存储器单元子阵列；第一对互补位线CBL，其沿着所述阵列的列从所述阵列的第一侧延伸，且终止于所述第一与第二子阵列之间，其中所述第一对CBL电耦合到所述列中的所述第一子阵列的存储器单元；第二对CBL，其从所述阵列的所述第一侧沿着所述列延伸到所述阵列的第二侧，其中所述第二对CBL电耦合到所述列中的所述第二子阵列的存储器单元，且其中所述第二对CBL中的所述CBL在所述第一与第二子阵列之间具有阶梯式轮廓；以及第三对CBL和第四对CBL，其沿着所述列延伸，其中所述第三和第四对CBL分别电耦合到所述列中的所述第一子阵列的所述存储器单元和所述列中的所述第二子阵列的所述存储器单元。

【技术特征摘要】
2015.12.29 US 62/272,170;2016.12.22 US 15/388,9911.一种半导体存储器装置，其包括：存储器单元阵列，其以行和列布置，其中所述阵列包含第一存储器单元子阵列和第二存储器单元子阵列；第一对互补位线CBL，其沿着所述阵列的列从所述阵列的第一侧延伸，且终止于所述第一与第二子阵列之间，其中所述第一对CBL电耦合到所述列中的所述第一子阵列的存储器单元；第二对CBL，其从所述阵列的所述第一侧沿着所述列延伸到所述阵列的第二侧，其中所述第二对CBL电耦合到所述列中的所述第二子阵列的存储器单元，且其中所述第二对CBL中的所述CBL在所述第一与第二子阵列之间具有阶梯式轮廓；以及第三对CBL和第四对CBL，其沿着所述列延伸，其中所述第三和第四对CBL分别电耦合到所述列中的所述第一子阵列的所述存储器单元和所述列中的所述第二子阵列的所述存储器单元。2.根据权利要求1所述的半导体存储器装置，其中所述第三对CBL沿着所述列从所述阵列的所述第一侧延伸，且终止于所述第一与第二子阵列之间，且其中所述第四对CBL从所述阵列的所述第一侧沿着所述列延伸到所述阵列的所述第二侧，且其中所述第四对CBL中的所述CBL在所述第一与第二子阵列之间具有阶梯式轮廓。3.根据权利要求1所述的半导体存储器装置，其中所述第三对CBL从所述阵列的所述第二侧沿着所述列延伸到所述阵列的所述第一侧，且其中所述第三对CBL中的所述CBL在所述第一与第二子阵列之间具有阶梯式轮廓，且其中所述第四对CBL沿着所述列从所述阵列的所述第二侧延伸，且终止于所述第一与第二子阵列之间。4.根据权利要求1所述的半导体存储器装置，其中所述第二对CBL中的CBL包括：飞跨位线片段，其沿着所述列从所述阵列的所述第一侧横向地延伸，且终止于所述第一与第二子阵列之间；局部位线片段，其从所述第一与第二子阵列之间沿着所述列横向地延伸到所述阵列的所述第二侧，其中所述局部位线片段在正交于所述行和所述列的方向上在所述飞跨位线片段下方隔开；以及跨接单元，其在所述第一与第二子阵列之间，其中所述跨接单元将所述飞跨位线片段电耦合到所述局部位线片段。5.根据权利要求1所述的半导体存储器装置，其进一步包括：扭曲单元，其经配置以扭曲分别来自沿着所述列延伸的两对CBL的相邻位线，其中所述两对CBL对应于所述第一、第二、第三和第四对CBL中的两者。6.一种半导体存储器装置，其包括：存储器单元阵列，其以行和列布置，其中所述阵列包含第一存储器单元子阵列和第二存储器单...

【专利技术属性】
技术研发人员：赛尔·普特·辛格，陈蓉萱，陈炎辉，维那希·加德，应大元，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71