存储电路及其写入方法技术

本发明专利技术的实施例提供了存储电路及其写入方法。一种存储电路，包括：第一存储单元列，沿第一方向布置；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸；第二电源电压线；第一电阻器件，将所述第一电源电压线和所述第二电源电压线电连接。所述第一存储单元列的存储单元的每一个均包括电源电压线段。所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成。电压源，通过一条或多条导电路径与第一电源电压线电连接，并且所述第二电源电压线和所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。

【技术实现步骤摘要】
存储电路及其写入方法
本专利技术的实施例总体涉及半导体领域，更具体地，涉及存储电路及其写入方法。
技术介绍
半导体集成电路(IC)工业制造出各种各样的数字器件来解决多个不同领域的问题。这些数字器件中的一些被电性配置为用于存储数据的静态随机存取存储器(SRAM)单元。在写操作的一些应用中，设置数据线以承载对应于第一逻辑值的电压电平。然后数据线通过传输门器件连接至SRAM单元。当传输门器件将SRAM单元的数据节点拉至第一逻辑值时，SRAM单元的拉动器件还将该数据节点拉至对应于第二逻辑值的电压电平。在一些实施例中，由于在IC已经变得更小、更复杂，电路设计者面临更高的SRAM密度与各种拉动器件之间的拉动能力的适当平衡的折衷。然而，电路设计者考虑的拉动能力的平衡受制造工艺变化的影响。
技术实现思路
根据本专利技术的一个方面，提供了一种存储电路，包括：第一存储单元列，沿第一方向布置，所述第一存储单元列的每一个存储单元均包括电源电压线段；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸，所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成；第二电源电压线；第一电阻器件，将所述第一电源电压线和所述第二电源电压线电连接；以及电压源，通过一条或多条导电路径与所述第一电源电压线电连接，并且所述第二电源电压线和所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。根据本专利技术的另一方面，提供了一种存储电路，包括：第一存储单元列，沿第一方向布置，所述第一存储单元列的每一个存储单元均包括电源电压线段；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸，所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成；第二电源电压线，在所述存储电路的第二导电层中沿第二方向延伸，所述第二方向不同于所述第一方向；以及第一电阻器件，在所述存储电路的通孔层中，并且电连接所述第一电源电压线和所述第二电源电压线，所述第二电源电压线通过一条或多条导电路径与所述第一电源电压线电连接，所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中，所述第一电阻器件的电阻值大于在所述存储电路的所述通孔层的通孔插塞的电阻值。根据本专利技术的又一方面，提供了一种存储单元的写入方法，包括：使所述存储单元的拉动器件响应于所述存储单元的第二数据节点处的电压电平，将所述存储单元的第一数据节点处的电压电平拉至第一电源电压电平；使存储单元的传输门响应于字线信号，将所述存储单元的所述第一数据节点处的电压电平拉至第二电源电压电平，所述第二电源电压电平与所述第一电源电压电平不同；以及通过电阻器件限制所述拉动器件的驱动能力，所述电阻器件电连接在所述拉动器件和电压源之间，所述电压源被配置为提供第一电源电压，所述第一电源电压具有第一电源电压电平。附图说明在阅读附图时，本专利技术的各个方面可从下列详细描述获得最深入理解。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。图1是根据一些实施例的静态随机存取存储器(SRAM)的示意性电路图。图2是根据一些实施例的存储电路的包括一列SRAM存储单元的部分的示意性电路图。图3A和3B是根据一些实施例的对应于图2中存储电路的各种存储电路的电源线的顶视图。图4是根据一些实施例的另一存储电路的包括一列SRAM存储单元的部分的示意性电路图。图5A和5B是根据一些实施例的对应于图4中存储电路的各种存储电路的电源线的顶视图。图6是根据一些实施例的存储电路的包括一列SRAM存储单元的部分与读/写电路的部分的示意性电路图。图7是根据一些实施例的对应于图6中存储电路的存储电路的电源线的顶视图。图8是根据一些实施例的另一存储电路的包括一列SRAM存储单元的部分与读/写电路的部分的示意性电路图。图9是根据一些实施例的对应于图8中存储电路的存储电路的电源线的顶视图。图10是根据一些实施例的写入存储单元的方法的流程图。具体实施方式以下公开内容提供了许多不同实施例或实例，用于实现本专利技术的不同特征。以下描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例而不旨在限制。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术在各实例中可重复参考标号和/或字符。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。此外，为了便于描述，在此可使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”以及诸如此类的空间关系术语，以描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以其他方式定向(旋转90度或在其他方位上)，本文使用的空间相对描述符可同样地作相应解释。根据一些实施例，电阻器件设置在存储单元的电源电压线和电压源之间。电压源被配置成提供具有供给电压电平的电源电压。电阻器件可用于限制存储单元的拉动器件的驱动能力，该拉动器件被设置为将存储单元的数据节点拉到供给电压电平。在一些实施例中，拉动器件的减小的驱动能力有助于降低足以使得存储单元正常工作的电源电压的最小操作电压电平。图1是根据一些实施例的静态随机存取存储器(SRAM)单元100的示意性电路图。在一些实施例中，多个存储单元100布置为成行成列的存储阵列。在图1的存储单元100基础上结合图2至图10，示出了关于将电阻器件结合至存储电路的多个实施例。SRAM单元100包括两个P型金属氧化物半导体(PMOS)晶体管P1和P2，以及四个N型金属氧化物半导体(NMOS)晶体管N1、N2、N3和N4。晶体管P1、P2、N1和N2形成交叉锁存或交叉连接的反相器。晶体管P1和N1形成第一反相器112，并且晶体管P2和N2形成第二反相器114。晶体管P1和N1的漏极连接在一起并且形成节点ND。晶体管P2和N2的漏极连接在一起并且形成节点NDB。晶体管P1和N1的栅极连接在一起并且连接至晶体管P2和N2的漏极。晶体管P2和N2的栅极连接在一起并且连接至晶体管P1和N1的漏极。晶体管P1和P2的源极连接至第一电源电压节点120。晶体管P1和P2被配置为将在节点ND或NDB上的电压电平拉向第一电源电平节点120的电压电平的拉动器件。晶体管N1和N2的源极连接至第二电源电压节点130。晶体管N1和N2被配置为将节点ND或NDB上的电压电平拉向第二电源电平节点130的电压电平的拉动器件。在一些实施例中，第一电源电压节点120被配置为接收具有第一电源电压电平的第一电源电压。在一些实施例中，第一电源电压电平也被称为VDD或VCC。在一些实施例中，第一电源电压电平对应于逻辑高值。在一些实施例中，第二电源电压节点130被配置为接收具有第二电源电压电平的第二电源电压。在一些实施例中，第二电源电压电平也被称为VSS或GND。在一些实施例中，第二电源电压电平低于第一电源电压电平并且对应于逻辑低值。晶体管N3和晶体管N4也称为传输本文档来自技高网...

【技术保护点】
一种存储电路，包括：第一存储单元列，沿第一方向布置，所述第一存储单元列的每一个存储单元均包括电源电压线段；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸，所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成；第二电源电压线；第一电阻器件，将所述第一电源电压线和所述第二电源电压线电连接；以及电压源，通过一条或多条导电路径与所述第一电源电压线电连接，并且所述第二电源电压线和所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。

【技术特征摘要】
2016.01.14 US 14/995,4031.一种存储电路，包括：第一存储单元列，沿第一方向布置，所述第一存储单元列的每一个存储单元均包括电源电压线段；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸，所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成；第二电源电压线；第一电阻器件，将所述第一电源电压线和所述第二电源电压线电连接；以及电压源，通过一条或多条导电路径与所述第一电源电压线电连接，并且所述第二电源电压线和所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。2.根据权利要求1所述的存储电路，其中，所述第一电阻器件具有包括钨或钴的材料。3.根据权利要求1所述的存储电路，其中，所述第二电源电压线在所述存储电路的第二导电层中沿第二方向延伸，所述第二方向不同于所述第一方向。4.根据权利要求3所述的存储电路，其中：所述第一存储单元列具有第一端和第二端；所述第二电源电压线被设置为比所述第二端更邻近于所述第一端；以及所述第一电阻器件被设置为比所述第二端更邻近于所述第一端。5.根据权利要求4所述的存储电路，其中，所述存器电路还包括：第三电源电压线，在所述存储电路的所述第二导电层中沿所述第二方向延伸，所述第三电源电压线被设置为比所述第一端更加邻近于所述第二端；以及第二电阻器件，电连接所述第一电源电压线和所述第三电源电压线，所述第二电阻器件被设置为比所述第一端更加邻近于所述第二端。6.一种存储电路，包括：第一存储单元列，沿第一方向布置，所述第一存储单元列的每一个存储单元均包括电源电压线段；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸，所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成；第二电源电压线，在所...

【专利技术属性】
技术研发人员：陈炎辉，廖宏仁，林志宇，张琮永，吴威震，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71