【技术实现步骤摘要】
本专利技术总体上涉及在对计算机系统的存储器执行写入操作时校 准信号定时的技术。
技术实现思路
根据本专利技术的 一 个方面,提供一种用于对在执行写入操作中所涉 及的信号之间的定时关系进行校准的方法,其中所述信号在存储器 控制器和存储器芯片集合中的存储器芯片之间传送,所述方法包括 使用位于所述存储器芯片上的相位检测器来对在存储器芯片处从所 述存储器控制器接收的数据选通信号与时钟信号之间的相位关系进 行校准;以及执行至少一个写入-读取-验证操作,以便校准所述数据 选通信号与所述时钟信号之间的时钟周期关系,其中所述写入-读取-验证操作涉及相对所述时钟信号将所述数据选通信号上的延迟改变 所述时钟信号的倍数个时钟周期。根据本专利技术的另 一个方面,提供一种用于对在执行写入操作中所 涉及的信号之间的定时关系进行校准的方法,其中所述信号在存储 器控制器和存储器芯片集合中的存储器芯片之间传送,所述方法包 括使用位于所述存储器芯片上的相位检测器来对在存储器芯片处从所述存储器控制器接收的数据选通信号与时钟信号之间的相位关系进行校准;以及对所述数据选通信号与所述时钟信号之间的时钟 周期关系进行反复校准,相对于所述时钟信号将所述数据选通信号 上的延迟改变倍数个时钟周期,将值写入所述存储器芯片中的特定 位置,从所述存储器芯片中的所述特定位置读取值,以及通过验证 从所述特定位置读取的值是否与写入到所述特定位置的值相匹配, 确定所述数据选通信号是否与所述时钟信号校准。根据本专利技术的又一方面,提供一种系统,包括存储器控制器; 耦接至所述存储器控制器的存储器芯片集合,其中所述存储器芯片 ...
【技术保护点】
一种用于对在执行写入操作中所涉及的信号之间的定时关系进行校准的方法,其中所述信号在存储器控制器和存储器芯片集合中的存储器芯片之间传送,所述方法包括: 使用位于所述存储器芯片上的相位检测器来对在存储器芯片处从所述存储器控制器接收的数据选 通信号与时钟信号之间的相位关系进行校准;以及 执行至少一个写入-读取-验证操作,以便校准所述数据选通信号与所述时钟信号之间的时钟周期关系,其中所述写入-读取-验证操作涉及相对所述时钟信号将所述数据选通信号上的延迟改变所述时钟信号的倍数 个时钟周期。
【技术特征摘要】
US 2007-12-21 61/016,3171. 一种用于对在执行写入操作中所涉及的信号之间的定时关系进行校准的方法,其中所述信号在存储器控制器和存储器芯片集合中的存储器芯片之间传送,所述方法包括使用位于所述存储器芯片上的相位检测器来对在存储器芯片处从所述存储器控制器接收的数据选通信号与时钟信号之间的相位关系进行校准;以及执行至少一个写入-读取-验证操作,以便校准所述数据选通信号与所述时钟信号之间的时钟周期关系,其中所述写入-读取-验证操作涉及相对所述时钟信号将所述数据选通信号上的延迟改变所述时钟信号的倍数个时钟周期。2. 根据权利要求1的方法,其中对所述数据选通信号与所述时 钟信号之间的相位关系进行校准包括在相对于所述时钟信号改变延迟时,在所述数据选通信号上声明 脉冲;以及查找所述相位检测器输出处的转变,其中所述转变指示所述数据 选通信号与所述时钟信号对准。3. 根据权利要求1的方法,其中对所述时钟周期关系进行校准 依次涉及相对于所述时钟信号将所述数据选通信号上的延迟改变倍数个时钟周期;将值写入所述存储器芯片中的特定位置; 从所述存储器芯片中的所述特定位置读取数值;以及 通过验证从所述特定位置读取的值是否与写入到所述特定位置 的值相匹配,来确定所述数据选通信号是否与所述时钟信号校准。4. 根据权利要求1的方法,其中针对所述存储器芯片集合中的 所有存储器芯片重复所述方法。5. 根据权利要求4的方法,其中沿着所述每个存储器芯片所耦 接到的控制路径,以延迟递增的顺序对所述存储器芯片集合中的存 储器芯片的定时关系进行校准。6. 根据权利要求1的方法,其中所述方法进一步包括在读取 操作期间,调整所述数据选通信号与数据选通使能信号之间的定时 关系。7. —种用于对在执行写入操作中所涉及的信号之间的定时关系 进行校准的方法,其中所述信号在存储器控制器和存储器芯片集合 中的存储器芯片之间传送,所述方法包括使用位于所述存储器芯片上的相位检测器来对在存储器芯片处 从所述存储器控制器接收的数据选通信号与时钟信号之间的相位关 系进4亍才交准;以及对所述数据选通信号与所述时钟信号之间的时钟周期关系进行 反复校准,相对于所述时钟信号将所述数据选通信号上的延迟改变倍数个 时钟周期,将值写入所述存储器芯片中的特定位置, 从所述存储器芯片中的所述特定位置读取值,以及 通过验证从所述特定位置读取的值是否与写入到所述特定位置 的值相匹配,来确定所述数据选通信号是否与所述时钟信号校准。8. —种系统,包括 存储器控制器;耦接至所述存储器控制器的存储器芯片集合,其中所述存储器芯 片集合中的每个存储器芯片都包括相位检测器,所述相位检测器被 配置以对在所述存储器芯片处从所述存储器控制器接收的数据选通 信号与时钟信号之间的相位关系进行校准;以及其中,所述存储器控制器被配置以执行至少 一个写入-读取-验证 操作,以便校准所述数据选通信号与所述时钟信号之间的时钟周期 关系,其中所述写入-读取-验证操作涉及相对所述时钟信号将所述数据选通信号上的延迟改变倍数个时钟周期。9. 根据权利要求8的系统,其中所述存储器芯片集合耦接至所 述存储器控制器,使得所述时钟信号从所述存储器控制器以多站方 式路由到所述存储器芯片集合,并且其中所述数据选通信号从所述 存储器控制器通过直接连接路由到所述存储器芯片集合,并且其中 所述时钟信号与所述数据选通信号之间的延迟的差值可以超过一个 时钟周期。10. 根据权利要求8的系统,其中在对数据选通信号和时钟信号 之间的相位关系进行校准时,存储器控制器被配置以在相对于时钟 信号改变延迟时,在数据选通信号上声明脉冲,以及寻找相位检测 器输出处的转变,其中所述转变指示所述数据选通信号与时钟信号 对准。11. 根据权利要求8的系统,其中在校准时钟周期关系时,存储 器控制器被配置来依次执行相对于所述时钟信号将所述数据选通信号上的延迟改变倍数个 时钟周期;将值写入所述存储器芯片中的特定位置; 从所述存储器芯片中的该特定位置读取数值;以及 通过验证从所述特定位置读取的值是否与写入到所述特定位置 的值相匹配,来确定所述数据选通信号是否与所述时钟信号校准。12. 根据权利要求8的系统,其中所述装置被配置为对所述存储 器芯片集合中的所有存储器芯片进行依次校准。13. 根据权利要求8的系统,其中沿着多站路径以延迟递增的顺 序对所述存储器芯片集合中的存储器芯片的定时关系进行校准,所 述多站路径向存储器芯片集合中的存储器芯片提供地址和控制信 白、14. 根据权利要求8的系统,所述存储器控制器被配置以在读取 操作期间调整所述数据选通信号与数据选通使能信号之间的定时关 系。15. —种用于对在存储系统中执行写入操作时所涉及的信号之 间的定时关系进行校准的方法,包括在校准模式期间,在存储器芯片集合中的存储器芯片处从存储器控制器接收信号,其中所述信号包括,时钟信号,其被所述存储器芯片用作参考时钟,第 一信号,其包括标识在所述时钟信号中特定时钟周期的脉冲,以及第二信号,其伴随数据信号并用来将所述数据信号选通至所述存储器芯片处的存储元件中;以及通过以下步骤来促进对所述数据选通信号与所述时钟信号之间 定时关系的校准,所述第一信号对在所述时钟信号中的所述特定时钟周期加窗,以 便产生加窗时钟信号,所述第二信号在所述存储器芯片上的相位检测器处捕获所述加 窗时钟信号,以及将所述捕获的加窗时钟信号返回给所述存储器控制器。16. —种在存储器系统中进行操作的方法,包括 在校准模式期间,将包括时钟信号、标记信号和数据选通信号的信号从存储器控制器发送到存储器芯片集合中的存储器芯片,其中 所述标记信号包括标记所述时钟信号的特定时钟周期的脉冲;以及从所述存储器芯片接收反馈信号,所述反馈信号通过使用所述标 记信号来对所述时钟信号的特定时钟周期加窗而已在所述存储器芯 片处产生,从而产生加窗时钟信号,并使用所述数据选通信号来捕 获所述加窗时钟信号;以及基于所述反馈信号,对在执行发生在所述存储器控制器与所述存 储器芯片之间的写入操作中所涉及的信号之间的定时关系进行校 准。17. 根据权利要求16的方法,其中基于所述反馈信号对在执行 写入操作中所涉及的信号之间的定时关系进行校准包括校准所述数据选通信号与所述时钟信号之间的定时关系...
【专利技术属性】
技术研发人员:A古普塔,I谢弗,SC沃,T乔范尼尼,
申请(专利权)人:拉姆伯斯公司,
类型:发明
国别省市:US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。