同步存储器控制装置、同步存储器及其控制装置制造方法及图纸

本发明专利技术公开了一种同步存储器控制装置，用于控制同步存储器，包括：时钟单元、存储器控制单元、以及时钟控制单元。本发明专利技术还公开了同步存储器及其控制装置，包括：时钟单元、存储器控制单元、时钟控制单元以及同步存储器。本发明专利技术利用来自存储器控制单元的片选信号作为同步存储器的同步时钟门控信号，在片选信号有效时，令同步时钟正常输出给同步存储器；在片选无效时，禁止同步时钟输出给同步存储器。本发明专利技术实现简单；并且仅在对同步存储器有数据操作时才打开时钟，实现了最大程度上节省功耗的目的；而且不用现有技术设计中的寄存器，可以降低成本。可以应用于同步存储器控制电路设计中。

【技术实现步骤摘要】

本专利技术涉及同步存储器电路的设计领域，特别涉及同步存储器控制装置，以及同步存储器及其控制装置。
技术介绍
目前，在芯片设计中，同步存储器及其控制单元的电路结构通常如图1所示包括时钟单元、存储器控制单元及同步存储器。所述存储器控制单元产生同步存储器的控制信号，其中包括读、写信号及片选信号等，同时也与所述同步存储器之间进行读写数据的传递；而同步时钟由时钟单元产生，供给所述存储器控制单元和同步存储器，所述同步存储器在存储器控制单元的控制下进行数据的读写。因为存储器的功耗一般较大，所以在不使用存储器时，为了节省功耗，通常采用寄存器来控制同步时钟。如图2所示在图1的基础上，增加了寄存器及一个或门。在需要关闭同步存储器的时钟时，通过配置寄存器，将门控信号置为高(这是假设门控信号低有效的情况)，则通过或门对门控信号及同步时钟的逻辑运算，送给同步存储器的时钟被关闭，可达到节省功耗的目的。目前方法的不足在于需要利用软件对寄存器进行配置，从而控制同步时钟的开关，不能做到硬件自动控制，而且在对同步存储器的两次访问的间歇期间很难通过配置寄存器关闭时钟，这样会增加一些不必要的功耗。
技术实现思路
有鉴于此，本专利技术需要解决的就是同步存储器时钟控制不够有效的问题。针对以上问题，本专利技术的目的就在于提供更为有效的一种同步存储器控制装置，用于控制同步存储器，包括时钟单元、存储器控制单元、以及时钟控制单元；所述时钟单元，用于产生同步时钟，供给所述存储器控制单元，同时也是所述时钟控制单元的输入之一；所述存储器控制单元，用于产生对所述同步存储器的控制信号，包括读、写信号及片选信号；所述时钟控制单元用于接收所述同步时钟以及片选信号，经过逻辑处理输出给所述同步存储器，其利用所述片选信号作为所述同步存储器的同步时钟门控信号，在所述片选信号有效时，令所述同步时钟正常输出给所述同步存储器；在所述片选信号无效时，禁止所述同步时钟输出给所述同步存储器。优选地，所述时钟控制单元为一个或门，所述片选信号为低有效信号，在片选信号有效即为低电平时，所述同步存储器的同步时钟就是时钟单元输出的同步时钟；在片选信号无效即为高电平时，存储器的同步时钟即被禁止。本专利技术还公开了一种同步存储器控制装置及同步存储器，包括时钟单元、存储器控制单元、时钟控制单元以及同步存储器；所述时钟单元，用于产生同步时钟，供给所述存储器控制单元，同时也是所述时钟控制单元的输入之一；所述存储器控制单元用于产生对所述同步存储器的控制信号，包括读、写信号及片选信号；所述时钟控制单元用于接收所述同步时钟以及片选信号，经过逻辑处理输出给所述同步存储器，其利用所述片选信号作为所述同步存储器的同步时钟门控信号，在所述片选信号有效时，令所述同步时钟正常输出给所述同步存储器；在所述片选信号无效时，禁止所述同步时钟输出给所述同步存储器；所述同步存储器，用于存储数据，在所述存储器控制单元的控制下工作，其工作频率为所述时钟控制单元输出的时钟。优选地，所述时钟控制单元为一个或门，所述片选信号为低有效信号，在片选信号有效即为低电平时，所述同步存储器的同步时钟就是时钟单元输出的同步时钟；在片选信号无效即为高电平时，存储器的同步时钟即被禁止。本专利技术利用同步存储器的片选信号作为时钟控制单元的输入之一，所述时钟控制单元的另一输入为同步时钟信号，其输出连接到同步存储器的时钟输入端。与现有技术相比，本专利技术实现简单；并且仅在对同步存储器有数据操作时才打开时钟，实现了最大程度上节省功耗的目的；而且不用现有技术设计中的寄存器，可以降低成本。附图说明图1为现有技术中同步存储器及其控制单元的电路结构示意图；图2为现有技术中采用寄存器控制同步时钟的电路结构示意图；图3为本专利技术利用片选信号控制同步时钟的电路结构示意图。具体实施例方式下面结合附图以一实施例详细说明本专利技术的同步存储器控制装置。如图3所示，在本明中的装置中，包括时钟单元、存储器控制单元、以及时钟控制单元，该装置用于对同步存储器进行控制。所述时钟单元，用于产生同步时钟，供给所述存储器控制单元，同时作为时钟控制单元的输入之一经处理后供给同步存储器作为其时钟；所述存储器控制单元用于产生对存储器的控制信号，包括读、写信号及片选信号等(在图中用一片选信号及“其它控制信号”代表)，并用于对所述同步存储器进行数据读写操作；所述片选信号是时钟控制单元的另一输入，作为同步存储器的同步时钟的门控信号。在一实施例中，设片选信号为低有效，则所述时钟控制单元可以为一或门。则在片选有效即为低电平时，同步存储器的同步时钟就等于时钟单元输出的同步时钟；在片选无效即为高电平时，存储器的同步时钟即被禁止。因此应用本专利技术，在没有存储器操作时，存储器上没有时钟输入，可达到最大程度上的节省功耗的目的。本专利技术还公开了一种同步存储器控制装置及同步存储器，包括时钟单元、存储器控制单元、时钟控制单元，其功能与上述内容中有体现，在此不予赘述。另外，还包括同步存储器，用于存储数据，在所述存储器控制单元的控制下工作，其工作频率为所述时钟控制单元输出的时钟。在此给出一个实例，所述时钟控制单元可以为一个或门，所述片选信号为低有效信号，在片选信号有效即为低电平时，所述同步存储器的同步时钟就是时钟单元输出的同步时钟；在片选信号无效即为高电平时，存储器的同步时钟即被禁止。以上所述仅为本专利技术的较佳实施例而已，并不用以限制本专利技术，凡在本专利技术的精神和原则之内，所作的任何修改、等同替换等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
同步存储器控制装置，用于控制同步存储器，其特征在于，包括：时钟单元、存储器控制单元、以及时钟控制单元；所述时钟单元，用于产生同步时钟，供给所述存储器控制单元，同时也是所述时钟控制单元的输入之一；所述存储器控制单元用于产生对所 述同步存储器的控制信号，包括读、写信号及片选信号；所述时钟控制单元用于接收所述同步时钟以及片选信号，经过逻辑处理输出给所述同步存储器，其利用所述片选信号作为所述同步存储器的同步时钟门控信号，在所述片选信号有效时，令所述同步时钟正常输 出给所述同步存储器；在所述片选信号无效时，禁止所述同步时钟输出给所述同步存储器。

【技术特征摘要】
1.同步存储器控制装置，用于控制同步存储器，其特征在于，包括时钟单元、存储器控制单元、以及时钟控制单元；所述时钟单元，用于产生同步时钟，供给所述存储器控制单元，同时也是所述时钟控制单元的输入之一；所述存储器控制单元用于产生对所述同步存储器的控制信号，包括读、写信号及片选信号；所述时钟控制单元用于接收所述同步时钟以及片选信号，经过逻辑处理输出给所述同步存储器，其利用所述片选信号作为所述同步存储器的同步时钟门控信号，在所述片选信号有效时，令所述同步时钟正常输出给所述同步存储器；在所述片选信号无效时，禁止所述同步时钟输出给所述同步存储器。2.根据权利要求1所述的同步存储器控制装置，其特征在于，所述时钟控制单元为一个或门，所述片选信号为低有效信号，在片选信号有效即为低电平时，所述同步存储器的同步时钟就是时钟单元输出的同步时钟；在片选信号无效即为高电平时，存储器的同步时钟即被禁止。3.同步存储器及其控制装置，其特征在于，包括时钟单...

【专利技术属性】
技术研发人员：杨作兴，
申请(专利权)人：北京中星微电子有限公司，
类型：发明
国别省市：11[中国|北京]