半导体器件制造技术

本发明专利技术提供一种具有低功耗并能以高速操作的半导体器件。该半导体器件包括：存储元件，包括在沟道形成区中具有结晶硅的第一晶体管；用于储存所述存储元件的数据的电容器；以及是用于控制所述电容器中的电荷的供给、储存和释放的开关元件的第二晶体管。所述第二晶体管设置在覆盖所述第一晶体管的绝缘膜上。所述第一和第二晶体管具有公共的源电极或漏电极。

semiconductor device

The present invention provides a semiconductor device having low power consumption and capable of high-speed operation. The semiconductor device includes a memory element includes a first transistor with silicon in a channel formation region; a capacitor for storing the data storage elements; and the second transistor is used to control the charge capacitor in the supply, storage and release of switching element. The second transistor is disposed on an insulating film that covers the first transistor. The first and second transistors have common source electrodes or drain electrodes.

【技术实现步骤摘要】
半导体器件本申请是申请日为2012年4月28日、申请号为“201210132046.X”、专利技术名称为“半导体器件”的专利技术专利申请的分案申请。
本专利技术涉及包括存储器的半导体器件。
技术介绍
半导体器件诸如中央处理单元(CPU)根据它们的应用而具有各种构造，并且通常具有能够高速写入和读取的缓冲存储器件，例如寄存器和高速缓冲存储器(cachememory)，以及用于存储数据或指令的主存储器。为了减少对主存储器的低速访问和加速运算处理，缓冲存储器件在CPU中设置得位于运算单元和主存储器之间。通常，触发器(flip-flop)用作寄存器，静态随机存取存储器(SRAM)用作高速缓冲存储器。专利文献1公开了一种结构，其中易失性存储器例如SRAM与非易失性存储器结合使用作为高速缓冲存储器。[参考资料][专利文献][专利文献1]日本公开专利申请No.H7-121444
技术实现思路
顺带提及，例如中央处理单元的半导体器件除高速工作以外还要求具有低功耗和高集成度。尽管这取决于晶体管的尺寸，例如，当利用体硅形成串联连接在施加有高电平电源电势的节点与施加有低电平电源电势的节点之间的p沟道晶体管和n沟本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；在所述衬底之上的第一晶体管，所述第一晶体管包括：第一半导体片，包括具有结晶性的硅或具有结晶性的锗；与所述第一半导体片交叠的第一栅极电极；在所述第一半导体片和所述第一栅极电极之间的第一栅极绝缘膜；以及与所述第一半导体片电连接的第一源极电极和第一漏极电极；在所述第一半导体片、所述第一栅极电极和所述第一栅极绝缘膜之上的第一绝缘膜；以及第二晶体管，包括：在所述第一绝缘膜之上的氧化物半导体膜；与所述氧化物半导体膜交叠的第二栅极电极；在所述氧化物半导体膜和所述第二栅极电极之间的第二栅极绝缘层；各自与所述氧化物半导体膜电接触的第二源极电极和第二漏极电极；以及与所述第二栅极电极直接...

【技术特征摘要】
2011.04.29 JP 2011-102569;2011.04.29 JP 2011-102571.一种半导体器件，包括：衬底；在所述衬底之上的第一晶体管，所述第一晶体管包括：第一半导体片，包括具有结晶性的硅或具有结晶性的锗；与所述第一半导体片交叠的第一栅极电极；在所述第一半导体片和所述第一栅极电极之间的第一栅极绝缘膜；以及与所述第一半导体片电连接的第一源极电极和第一漏极电极；在所述第一半导体片、所述第一栅极电极和所述第一栅极绝缘膜之上的第一绝缘膜；以及第二晶体管，包括：在所述第一绝缘膜之上的氧化物半导体膜；与所述氧化物半导体膜交叠的第二栅极电极；在所述氧化物半导体膜和所述第二栅极电极之间的第二栅极绝缘层；各自与所述氧化物半导体膜电接触的第二源极电极和第二漏极电极；以及与所述第二栅极电极直接接触的侧壁，其中所述第二源极电极与所述侧壁的倾斜的表面直接接触。2.一种半导体器件，包括：衬底；在所述衬底之上的第一晶体管，所述第一晶体管包括：第一半导体片，包括具有结晶性的硅或具有结晶性的锗；与所述第一半导体片交叠的第一栅极电极；在所述第一半导体片和所述第一栅极电极之间的第一栅极绝缘膜；以及与所述第一半导体片电连接的第一源极电极和第一漏极电极；在所述第一半导体片、所述第一栅极电极和所述第一栅极绝缘膜之上的第一绝缘膜；以及第二晶体管，包括：在所述第一绝缘膜之上的氧化物半导体膜；与所述氧化物半导体膜交叠的第二栅极电极；在所述氧化物半导体膜和所述第二栅极电极之间的第二栅极绝缘层；各自与所述氧化物半导体膜电接触的第二源极电极和第二漏极电极；以及与所述第二栅极电极直接接触的侧壁，其中所述第二源极电极与所述侧壁的倾斜的表面直接接触，并且其中所述第一源极电极和所述第一漏极电极中的一个与所述第二源极电极和所述第二漏极电极中的一个电连接。3.一种半导体器件，包括：衬底；在所述衬底之上的第一晶体管，所述第一晶体管包括：第一半导体片，包括具有结晶性的硅或具有结晶性的锗；与所述第一半导体片交叠的第一栅极电极；在所述第一半导体片和所述第一栅极电极之间的第一栅极绝缘膜；以及与所述第一半导体片电连接的第一源极电极和第一漏极电极；在所述衬底之上的第三晶体管，所述第三晶体管包括：第三半导体片，包括具有结晶性的硅或具有结晶性的锗；与所述第三半导体片交叠的第三栅极电极；在所述第三半导体片和所述第三栅极电极之间的第三栅极绝缘膜；以及与所述第三半导体片电连接的第三源极电极和第三漏极电极；在所述第一半导体片、所述第三半导体片、所述第一栅极电极、所述第三栅极电极、所述第一栅极绝缘膜和所述第三栅极绝缘膜之上的第一绝缘膜；以及第二晶体管，包括：在所述第一绝缘膜之上的氧化物半导体膜；与所述氧化物半导体膜交叠的第二栅极电极；在所述氧化物半导体膜和所述第二栅极电极之间的第二栅极绝缘层；各自与所述氧化物半导体膜电接触的第二源极电极和第二漏极电极；以及与所述第二栅极电极直接接触的侧壁，其中所述第二源极电极与所述侧壁的倾斜的表面直接接触，其中所述第一晶体管和所述第三晶体管具有相反的导电类型，以及其中所述第三晶体管、所述第一晶体管和所述第二晶体管按该顺序串联连接。4.根据权利要求1－3中任一项所述的半导体器件，还包括背栅电极，所述背栅电极在所述第一晶体管之上并与所述氧化物半导体膜和所述第二栅极电极交叠。5.根据权利要求4所述的半导体器件，其中所述背栅电极与所述第一绝缘膜直接接触，并且其中所述第一绝缘膜包括铝和氧。6.根据权利要求5所述的半导体器件，还包括：在所述第二栅极电极...

【专利技术属性】
技术研发人员：家田义纪，磯部敦生，盐野入丰，热海知昭，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本,JP