半导体器件及其制造方法技术

一种半导体器件包括n沟道、p沟道、第一介栅极介电层、第二栅极介电层、第一金属栅电极和第二金属栅电极。n沟道和p沟道由不同的材料制成。第一栅极介电层存在于n沟道的至少相对的两侧壁上。第二栅极介电层存在于p沟道的至少相对的两侧壁上。第一金属栅电极存在于第一栅极介电层上。第二金属栅电极存在于第二栅极介电层上。第一金属栅电极和第二金属栅电极由基本相同的材料制成。本发明专利技术实施例涉及半导体器件及其制造方法。

Semiconductor device and manufacturing method thereof

A semiconductor device includes a n channel, an P channel, a first dielectric gate layer, a second gate dielectric layer, a first metal gate electrode, and a second metal gate electrode. N channel and P channel are made of different materials. The first gate dielectric layer is present on at least opposite sidewalls of the n channel. The second gate dielectric layer is present on at least opposite sidewalls of the P channel. The first metal gate electrode is present on the first gate dielectric layer. The second metal gate electrode is present on the second gate dielectric layer. The first metal gate electrode and the second metal gate electrode are made of essentially identical material. Embodiments of the present invention relate to semiconductor devices and methods of making the same.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术实施例涉及半导体器件及其制造方法。
技术介绍
通过在半导体器件上建立n型场效应晶体管和p型场效应晶体管形成的互补金属氧化物半导体(CMOS)技术应用于IC制造。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代IC都具有比上一代更小和更复杂的电路。因此，半导体器件上的n型场效应晶体管和p型场效应晶体管也按照比例缩小了。
技术实现思路
根据本专利技术的一个实施例，提供了一种半导体器件，包括：n沟道；p沟道，其中，所述n沟道和所述p沟道由不同的材料制成；第一栅极介电层，存在于所述n沟道的至少相对的两侧壁上；第二栅极介电层，存在于所述p沟道的至少相对的两侧壁上；第一金属栅电极，存在于所述第一栅极介电层上；以及第二金属栅电极，存在于所述第二栅极介电层上，其中，所述第一金属栅电极和所述第二金属栅电极由相同的材料制成。根据本专利技术的另一实施例，还提供了一种半导体器件，包括：n沟道；p沟道，其中，所述n沟道和所述p沟道是非平面的并且由不同的材料制成；第一栅极介电层，存在于所述n沟道上；第二栅极介电层，存在于所述p沟道上；第一金属栅电极，存在于所述第一栅极介电本文档来自技高网...

【技术保护点】
一种半导体器件，包括：n沟道；p沟道，其中，所述n沟道和所述p沟道由不同的材料制成；第一栅极介电层，存在于所述n沟道的至少相对的两侧壁上；第二栅极介电层，存在于所述p沟道的至少相对的两侧壁上；第一金属栅电极，存在于所述第一栅极介电层上；以及第二金属栅电极，存在于所述第二栅极介电层上，其中，所述第一金属栅电极和所述第二金属栅电极由相同的材料制成。

【技术特征摘要】
2016.01.19 US 15/000,9811.一种半导体器件，包括：n沟道；p沟道，其中，所述n沟道和所述p沟道由不同的材料制成；第一栅极介电层，存在于所述n沟道的至少相对的两侧壁上；第二栅极介电层，存在于所述p沟道的至少相对的两侧壁上；第一金属栅电极，存在于所述第一栅极介电层上；以及第二金属栅电极，存在于所述第二栅极介电层上，其中，所述第一金属栅电极和所述第二金属栅电极由相同的材料制成。2.根据权利要求1所述的半导体器件，其中，所述p沟道由硅锗制成。3.根据权利要求1所述的半导体器件，其中，所述n沟道由硅、III-V族化合物半导体或它们的组合制成。4.根据权利要求1所述的半导体器件，其中，所述第一栅极介电层和所述第二栅极介电层由相同的高k介电材料制成。5.根据权利要求1所述的半导体器件，其中，所述第一栅极介电层包括与所述第一金属栅电极接触的第一覆盖层，并且所述第一覆盖层由能够降低所述第一金属栅电极的有效功函的材料制成。6.根据权利要求5所述的半导体器件，其中，所述第一覆盖层包括镧、钇、锶或它们的组合。7.根据权利要求1所...

【专利技术属性】
技术研发人员：张家源，于雄飞，张惠政，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71