集成电路器件及其制造方法技术

本发明专利技术可以提供一种集成电路器件，该集成电路器件包括：基板，具有至少一个鳍形有源区，该至少一个鳍形有源区在第一方向上延伸；栅线，在第二方向上在该至少一个鳍形有源区上延伸，第二方向与第一方向交叉；导电区域，在该至少一个鳍形有源区的在栅线的一侧的一部分上；以及接触插塞，在第三方向上从导电区域延伸，第三方向垂直于基板的主平面。接触插塞可以包括金属插塞、在导电区域上的导电的阻挡膜以及在导电区域和导电的阻挡膜之间的金属硅化物膜，该导电的阻挡膜围绕金属插塞的侧壁和底表面，该导电的阻挡膜包括富N的金属氮化物膜。

Integrated circuit device and manufacturing method thereof

The present invention provides an integrated circuit device, the integrated circuit device includes a substrate having at least one fin active region, the at least one fin active region extending in a first direction; the gate line, in the second direction in the at least one fin extends on the active region, and second cross direction the first direction; a conductive region, a part of the at least one fin active region of the gate line on one side; and the contact plug extends from the conductive region in the third direction, the third direction is perpendicular to the principal plane of the substrate. The contact plug may include a metal plug, the conductive region of the conductive barrier film and metal silicide between the conductive region and a conductive barrier film, the conductive barrier film on the side wall and the bottom surface of the metal plug, the conductive barrier film comprises a metal nitride film rich N.

【技术实现步骤摘要】
集成电路器件及其制造方法
本专利技术构思涉及集成电路器件和/或制造该集成电路器件的方法，更具体地，涉及包括连接到基板的有源区的接触插塞的集成电路器件和/或制造该集成电路器件的方法。
技术介绍
随着集成电路器件的超高集成以及场效应晶体管(FET)的栅极长度的减小，为了克服平面金属氧化物半导体FET(MOSFET)的元件特性的限制，正在试图开发包括具有三维结构的沟道的FinFET的元件。此外，随着FinFET的特征尺寸的减小，源/漏区域和连接到源/漏区域的接触插塞之间的接触电阻作用为集成电路器件的寄生电阻的主要因素。因此，对于减小或最小化FinFET的源/漏区域和接触插塞之间的接触电阻存在需求。
技术实现思路
本专利技术构思提供具有能够减小或最小化接触插塞的电阻的结构的集成电路器件。本专利技术构思还提供制造具有能够减小或最小化接触插塞的电阻的结构的集成电路器件的方法。根据示例实施方式，一种集成电路器件包括：基板，具有至少一个鳍形有源区，该至少一个鳍形有源区在第一方向上延伸；栅线，在第二方向上在该至少一个鳍形有源区上延伸，第二方向与第一方向交叉；导电区域，在该至少一个鳍形有源区的在栅线的一侧的本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：基板，具有至少一个鳍形有源区，所述至少一个鳍形有源区在第一方向上延伸；栅线，在第二方向上在所述至少一个鳍形有源区上延伸，所述第二方向与所述第一方向交叉；导电区域，在所述至少一个鳍形有源区的在所述栅线的一侧的部分上；以及接触插塞，在第三方向上从所述导电区域延伸，所述第三方向垂直于所述基板的主平面，所述接触插塞包括：金属插塞，在所述导电区域上的导电的阻挡膜，所述导电的阻挡膜围绕所述金属插塞的侧壁和底表面，所述导电的阻挡膜包括富N的金属氮化物膜，以及在所述导电区域和所述导电的阻挡膜之间的金属硅化物膜。

【技术特征摘要】
2015.10.12 KR 10-2015-01421651.一种集成电路器件，包括：基板，具有至少一个鳍形有源区，所述至少一个鳍形有源区在第一方向上延伸；栅线，在第二方向上在所述至少一个鳍形有源区上延伸，所述第二方向与所述第一方向交叉；导电区域，在所述至少一个鳍形有源区的在所述栅线的一侧的部分上；以及接触插塞，在第三方向上从所述导电区域延伸，所述第三方向垂直于所述基板的主平面，所述接触插塞包括：金属插塞，在所述导电区域上的导电的阻挡膜，所述导电的阻挡膜围绕所述金属插塞的侧壁和底表面，所述导电的阻挡膜包括富N的金属氮化物膜，以及在所述导电区域和所述导电的阻挡膜之间的金属硅化物膜。2.根据权利要求1所述的集成电路器件，其中所述导电的阻挡膜包括TiN膜。3.根据权利要求1所述的集成电路器件，其中所述金属插塞的所述侧壁和所述底表面与所述导电的阻挡膜物理接触。4.根据权利要求1所述的集成电路器件，还包括：金属膜，在所述第三方向上从所述金属硅化物膜延伸，所述金属膜围绕所述导电的阻挡膜的外侧壁。5.根据权利要求4所述的集成电路器件，其中所述金属膜和所述金属硅化物膜包括相同的金属。6.根据权利要求4所述的集成电路器件，其中所述导电的阻挡膜与所述金属膜和所述金属硅化物膜物理接触。7.根据权利要求1所述的集成电路器件，其中所述至少一个鳍形有源区包括鳍凹陷，所述鳍凹陷的底部在比所述栅线下面的所述至少一个鳍形有源区的顶表面低的水平处；并且所述导电区域包括在所述鳍凹陷上外延地生长的半导体层。8.根据权利要求1所述的集成电路器件，还包括：绝缘间隔物，覆盖所述栅线的侧壁，所述绝缘间隔物在所述栅线和所述接触插塞之间。9.根据权利要求8所述的集成电路器件，还包括：绝缘膜，在所述绝缘间隔物和所述接触插塞之间，其中所述绝缘间隔物具有小于所述绝缘膜的介电常数。10.根据权利要求1所述的集成电路器件，其中所述至少一个鳍形有源区包括彼此平行地延伸的多个鳍形有源区；并且所述接触插塞在所述多个鳍形有源区上延伸，使得所述接触插塞与所述多个鳍形有源区交叉。11.一种制造集成电路器件的方法，所述方法包括：在具有导电区域的基板上形成绝缘膜；形成穿过所述绝缘膜并暴露所述导电区域的接触孔；在所述接触孔中形成金属膜，使得所述金属膜接触所述导电区域；在所述金属膜上形成导电的阻挡膜以覆盖所述接触孔的内壁；在所述导电的阻挡膜暴露到硅化气氛的同时，通过利用所述硅化气氛执行所述金属膜的至少一部分的硅化而形成金属硅化物膜；在用所述导电的阻挡膜覆盖所述金属硅化物膜的同时，通过在包括氮和氢的至少一种的气氛中处理所述导电的阻挡膜而形成组分变化的导电的阻挡膜；以及在所述组分变化的导电的阻挡膜上形成...

【专利技术属性】
技术研发人员：李道善，李到玹，金哲性，玄尚镇，李俊坤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR