静电保护器件及其形成方法技术

一种静电保护器件及其形成方法，包括：提供半导体衬底，所述半导体衬底内形成有阱区；在所述半导体衬底上形成有栅极结构；刻蚀栅极结构一侧的半导体衬底，在栅极结构一侧的半导体衬底内形成凹槽；在所述凹槽底部的半导体衬底表面形成第一半导体区，第一半导体区的掺杂类型与阱区的掺杂类型相同；在所述第一半导体区上形成填充凹槽的第二半导体区，所述第一半导体区材料的晶格常数大于第二半导体区材料的晶格常数；在栅极结构一侧的第二半导体区和半导体衬底内形成漏区，所述漏区的底部与第一半导体区接触；在栅极结构另一侧的半导体衬底内形成源区。本发明专利技术的方法降低了静电保护器件的静电释放时的触发电压。

【技术实现步骤摘要】
静电保护器件及其形成方法
本专利技术涉及静电保护领域，特别涉及静电保护器件及其形成方法。
技术介绍
在集成电路芯片的制作和应用中，随着超大规模集成电路工艺技术的不断提高，目前的CMOS集成电路制作技术已经进入深亚微米阶段，MOS器件的尺寸不断缩小，栅氧化层的厚度越来越薄，MOS器件耐压能力显著下降，静电放电(ElectrostaticDischarge，ESD)对集成电路的危害变得越来越显著。因此，对集成电路进行ESD的保护也变得尤为重要。为了加强对静电的防护能力，大都在芯片的输入输出接口端(I/Opad)连接静电保护电路，静电保护电路是芯片中的内部电路提供静电电流的放电路径，以避免静电将内部电路击穿。现有的静电保护电路中常用的器件包括栅极接地的NMOS晶体管、栅极接电源的PMOS晶体管和可控硅整流器(SCR，SiliconControlledRectifier)等。由于栅极接地的NMOS晶体管与CMOS工业很好的兼容性，栅接地的NMOS晶体管得到了广泛的应用。参考图1，图1为现有静电保护电路的结构示意图，NMOS晶体管13的漏极与输入输出接口端15相连接，NMOS晶体管13的栅极和源极与接地端16连接，当输入输出接口端15产生大的静电电压或静电电流时，静电通过NMOS晶体管13中的寄生NPN三极管释放到接地端16，具体请参考图2，图2为图1中NMOS晶体管的剖面结构示意图，包括：半导体衬底100，所述半导体衬底100内具有P阱101，半导体衬底100上具有NMOS晶体管的栅极103，栅极103两侧的P阱101内具有NMOS晶体管的漏区102和源区104，NMOS晶体管的漏区102与输入输出接口端15相连接，NMOS晶体管的源区104和栅极103与接地端16相连接，所述源区104一侧的P阱101内还具有P型掺杂区105，P型掺杂区105与接地端16相连接，P型掺杂区105与源区104之间具有浅沟槽隔离结构106，NMOS晶体管的漏区102构成寄生NPN三极管17的集电区，NMOS晶体管的源区104构成寄生NPN三极管17的发射区，栅极103底部的P阱101构成寄生NPN三极管17的基区，当输入输出接口端15集聚一定的静电电荷时，电流从漏区102经过阱区电阻18流向P型掺杂区105区，使得栅极103底部的P阱101与接地端16之间产生电势差，当电势差大于寄生NPN三极管17的阈值电压时，漏区102与阱区101之间反向击穿，寄生NPN三极管17呈导通状态，此时电流就从漏区102流向源区104，释放掉输入输出接口端15集聚的静电。现有的ESD保护电路性能仍有待提升。
技术实现思路
本专利技术解决的问题是怎样减小静电保护器件的触动电压。为解决上述问题，本专利技术提供一种静电保护器件的形成方法，包括：提供半导体衬底，所述半导体衬底内形成有阱区；在所述半导体衬底上形成有栅极结构；刻蚀栅极结构一侧的半导体衬底，在栅极结构一侧的半导体衬底内形成凹槽；在所述凹槽底部的半导体衬底表面形成第一半导体区，第一半导体区的掺杂类型与阱区的掺杂类型相同；在所述第一半导体区上形成填充凹槽的第二半导体区，所述第一半导体区材料的晶格常数大于第二半导体区材料的晶格常数；在栅极结构一侧的第二半导体区和半导体衬底内形成漏区，所述漏区的底部与第一半导体区接触，漏区的掺杂类型与阱区的掺杂类型相反；在栅极结构另一侧的半导体衬底内形成源区，源区的掺杂类型与漏区的掺杂类型相同。可选的，所述第一半导体区材料的晶格常数与半导体衬底材料的晶格常数不相同。可选的，所述第一半导体区的材料为锗化硅、锗锡硅或锡化硅，所述第二半导体区的材料为硅或碳化硅。可选的，所述第一半导体区的形成过程为：对凹槽底部的半导体衬底中注入非晶化离子，所述注入的非晶化离子为锗离子或锡离子中的一种或者两者的组合；注入后进行退火工艺。可选的，注入锗离子时的注入能量为10～50Kev，注入剂量为5E14～5E15atom/cm2，注入角度为0～35°。可选的，注入锡离子时的注入能量为20～60Kev，注入剂量为5E13～1E15atom/cm2，注入角度为0～35°。可选的，所述退火工艺的温度为850～1150℃，时间为10s～10min，氛围为惰性气体。可选的，所述第一半导体区与漏区两者接触区域的晶格是失配的。可选的，所述第一半导体区与漏区两者接触区域的能带比漏区的能带以及阱区的能带窄。可选的，所述凹槽的边缘距离栅极结构的侧壁具有第一距离。可选的，所述第一距离为10nm～50nm，凹槽的深度为60nm～100nm。可选的，所述凹槽的形成过程为：形成覆盖所述栅极结构的侧壁和顶部表面以及部分半导体衬底表面的掩膜层，所述掩膜层中具有暴露出栅极结构一侧的部分半导体衬底表面的开口；以所述掩膜层为掩膜，沿开口刻蚀暴露的半导体衬底，在半导体衬底中形成凹槽。本专利技术还提供了一种静电保护器件，包括：半导体衬底，所述半导体衬底内形成有阱区，所述半导体衬底上形成有栅极结构；位于所述栅极结构一侧的半导体衬底内的凹槽；位于所述凹槽底部的半导体衬底表面的第一半导体区，第一半导体区的掺杂类型与阱区的掺杂类型相同；位于所述第一半导体区上且填充凹槽的第二半导体区，所述第一半导体区材料的晶格常数大于第二半导体区材料的晶格常数；位于栅极结构一侧的第二半导体区和半导体衬底内的漏区，所述漏区的底部与第一半导体区接触，漏区的掺杂类型与阱区的掺杂类型相反；位于栅极结构另一侧的半导体衬底内的源区，源区的掺杂类型与漏区的掺杂类型相同。可选的，所述凹槽的深度小于阱区的深度。可选的，所述第一半导体区的材料为锗化硅、锡化硅或锗锡硅。可选的，第一半导体区的材料为锗化硅时，锗的浓度为1e20～1e21atom/cm3。可选的，第一半导体区的材料为锡化硅时，1e19～5e20atom/cm3。可选的，第一半导体区的材料为锗锡硅时，锗的浓度为1e20～1e21/atomcm3。锡的浓度为1e18～5e19atom/cm3。可选的，所述第一半导体区与漏区两者接触区域的晶格是失配的。可选的，所述第一半导体区与漏区两者接触区域的能带比漏区的能带以及阱区的能带窄。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的静电保护器件的形成方法，由于第一半导体区的晶格常数大于第二半导体区的晶格常数，使得第二半导体区与第一半导体区两者的接触面会产生晶格失配，形成的漏区的底部与第一半导体区的表面相接触的，因而漏区与第一半导体区两者的接触面同样会产生晶格失配，从而使得漏区与第一半导体区两者接触区域的能带比漏区的能带以及阱区(第一半导体区之外的区域)的能带窄，使得漏区和第一半导体区两者接触区域的PN结反向击穿电压降低，当静电保护器件的漏区积聚较少的静电电荷时，漏区和第一半导体区的交界区域很容易被反向击穿，将积聚的静电电荷释放，因而本专利技术的静电保护器件相比于现有的静电保护器件降低了漏区和阱区之间的PN结之间的反向击穿电压，从而降低了静电保护器件进行静电释放时的触发电压，使得静电保护器件的漏区积聚较少的静电电荷时，静电保护器件也能实现静电的释放。进一步，所注入的非晶化离子为锗离子或锡离子中的一种或者两者的组合，使得形成第一半导体区材料(锗化硅、锡化硅或锗锡硅)的晶格常数本文档来自技高网...

【技术保护点】
一种静电保护器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底内形成有阱区；在所述半导体衬底上形成有栅极结构；刻蚀栅极结构一侧的半导体衬底，在栅极结构一侧的半导体衬底内形成凹槽；在所述凹槽底部的半导体衬底表面形成第一半导体区，第一半导体区的掺杂类型与阱区的掺杂类型相同；在所述第一半导体区上形成填充凹槽的第二半导体区，所述第一半导体区材料的晶格常数大于第二半导体区材料的晶格常数；在栅极结构一侧的第二半导体区和半导体衬底内形成漏区，所述漏区的底部与第一半导体区接触，漏区的掺杂类型与阱区的掺杂类型相反；在栅极结构另一侧的半导体衬底内形成源区，源区的掺杂类型与漏区的掺杂类型相同。

【技术特征摘要】
1.一种静电保护器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底内形成有阱区；在所述半导体衬底上形成有栅极结构；刻蚀栅极结构一侧的半导体衬底，在栅极结构一侧的半导体衬底内形成凹槽；在所述凹槽底部的半导体衬底表面形成第一半导体区，第一半导体区的掺杂类型与阱区的掺杂类型相同；在所述第一半导体区上形成填充凹槽的第二半导体区，所述第一半导体区材料的晶格常数大于第二半导体区材料的晶格常数；在栅极结构一侧的第二半导体区和半导体衬底内形成漏区，所述漏区的底部与第一半导体区接触，漏区的掺杂类型与阱区的掺杂类型相反；在栅极结构另一侧的半导体衬底内形成源区，源区的掺杂类型与漏区的掺杂类型相同。2.如权利要求1所述的静电保护器件的形成方法，其特征在于，所述第一半导体区材料的晶格常数与半导体衬底材料的晶格常数不相同。3.如权利要求1所述的静电保护器件的形成方法，其特征在于，所述第一半导体区的材料为锗化硅、锗锡硅或锡化硅，所述第二半导体区的材料为硅或碳化硅。4.如权利要求3所述的静电保护器件的形成方法，其特征在于，所述第一半导体区的形成过程为：对凹槽底部的半导体衬底中注入非晶化离子，所述注入的非晶化离子为锗离子或锡离子中的一种或者两者的组合；注入后进行退火工艺。5.如权利要求4所述的静电保护器件的形成方法，其特征在于，注入锗离子时的注入能量为10～50Kev，注入剂量为5E14～5E15atom/cm2，注入角度为0～35°。6.如权利要求4所述的静电保护器件的形成方法，其特征在于，注入锡离子时的注入能量为20～60Kev，注入剂量为5E13～1E15atom/cm2，注入角度为0～35°。7.如权利要求4所述的静电保护器件的形成方法，其特征在于，所述退火工艺的温度为850～1150℃，时间为10s～10min，氛围为惰性气体。8.如权利要求1所述的静电保护器件的形成方法，其特征在于，所述第一半导体区与漏区两者接触区域的晶格是失配的。9.如权利要求8所述的静电保护器件的形成方法，其特征在于，所述第一半导体区与漏区两者接触区域的能带比漏区的能带以及阱区的能带窄。10.如权利要求1所述的静电保护器件的形成方法，其特征在于，所述凹槽的...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31