半导体集成电路的电容器以及其制造方法技术

半导体集成电路的电容器以及其制造方法。本发明专利技术提供一种半导体集成电路的电容器以及一种其制造方法，例如，一种半导体集成电路的金属‑绝缘体‑金属(MIM)类型电容器以及一种其制造方法，所述半导体集成电路的MIM类型电容器能够提高电容器的电极层与介电层之间的粘附力。例如，本发明专利技术提供一种具有新结构的半导体集成电路的电容器以及一种其制造方法，所述电容器通过在金属电极层与介电层之间(具体来说，在下部电极层与介电层之间)另外形成能够减小或补偿热膨胀系数差的缓冲层来防止所述下部电极层与所述介电层之间的界面上的分层现象。

【技术实现步骤摘要】
半导体集成电路的电容器以及其制造方法相关申请的交叉引用本申请引用2016年1月11日递交的第10-2016-0003347号韩国专利申请、主张所述韩国专利申请的优先权并主张所述韩国专利申请的权益，所述韩国专利申请的内容在此以全文引入的方式并入本文中。
本专利技术包含的实施例涉及一种半导体集成电路的电容器以及一种其制造方法，且更具体地说，涉及一种半导体集成电路的金属-绝缘体-金属类型电容器以及一种其制造方法，所述半导体集成电路的金属-绝缘体-金属类型电容器能够提高电容器的电极层与介电层之间的粘附力。
技术介绍
一般来说，半导体集成电路(例如，存储器装置)根据信号处理方法分成数字集成电路和模拟集成电路，并且众所周知，每个集成电路根据电容器中积累的电荷的存在和不存在来记录信息而不论数字类型和模拟类型。电容器是一种存储能量的半导体装置，并且以其中层合两个电极层和安置在电极层之间的介电层的结构来制造。因此，当施加DC电压(例如正电压)到一个电极层时，在一个带电的电极层中积累正电荷，在相对的电极层中积累负电荷，以这种方式使得积累电荷以便与所施加的电压均衡，因此电容器处于充电完成状态，并且在此状态中的电流处于截止状态。另一方面，电容器的放电是充电过程的反向过程，并且当连接电阻而不是施加电压时，电荷放电多达充电量，因此电流变为流动状态，并且此外，在AC电压下重复充电和放电过程，因此电流始终处于通过电容器的流动状态。下文将描述相关技术中执行上述功能的半导体集成电路的电容器的结构。图1示出相关技术的电容器的结构。如图1中所示，电容器20包含：下部电极层12，所述下部电极层形成于晶片10(例如，硅或玻璃)上并且由金属(例如，铜)制成；形成于下部电极层12上的介电层14(例如，氮化硅(SiN))；以及上部电极层16，所述上部电极层形成于介电层14上并且由金属(例如，铜)制成，因此电容器20总体上具有金属-绝缘体-金属(MIM)类型结构。相关技术的电容器通过以下过程制造。首先，使用溅镀法在晶片10上涂布用于电镀下部电极层的第一晶种层11(钛钨(TiW)层)。随后，使用典型电镀过程在第一晶种层11上形成由金属(例如，铜)制成的下部电极层12。接着，使用等离子体增强化学气相沉积(PECVD)法在下部电极层12上涂布氮化硅(SiN)作为介电层14。随后，使用溅镀法在介电层14上涂布用于电镀上部电极层的第二晶种层15(钛钨(TiW)层)。随后，使用典型电镀过程在第二晶种层15上形成由金属(例如，铜)制成的上部电极层16。通过依次执行上述过程，完成其中依次层合下部电极层12、介电层14以及上部电极层16的相关技术的MIM类型电容器。因此，当施加电压到下部电极层12时，积累正电荷，并且在相对的上部电极层16中积累负电荷，因此对电容器充电，电容器的放电是充电过程的反向过程，并且当施加电阻而不是电压时，电荷放电，且电流变为流动状态。然而，相关技术的MIM类型电容器存在以下问题。归因于配置电容器的电极层与介电层之间热膨胀系数(CTE)的不匹配，在电极层与介电层之间的界面上会出现分层现象。电容器的制造过程经过例如电镀、溅镀和PECVD等过程，由此热影响每个配置，并且上部和下部电极层(例如铜)的CTE是16到18ppm/℃，介电层(例如，SiN)的CTE是2.1到3.1ppm/℃，并且第一和第二晶种层(例如，TiW)的CTE是4.5到4.6ppm/℃。因此，如图1中所示，上部电极层16通过插入在上部电极层16与介电层14之间的第二晶种层15与介电层14接触，因此不容易出现上部电极层16与介电层14之间的界面分层，但是下部电极层12与介电层14直接接触，因此在下部电极层12与介电层14之间的界面上会因下部电极层12和介电层14的CTE的过大差而出现分层现象。
技术实现思路
本专利技术提供一种具有新结构的半导体集成电路的电容器以及一种其制造方法，所述电容器通过在金属电极层与介电层(具体来说，下部电极层与介电层)之间另外形成能够减小或补偿热膨胀系数差的缓冲层来防止下部电极层与介电层之间的界面上的分层现象。将在优选实施例的以下描述中描述或从以下描述中清楚本专利技术的上述和其它目的。根据本专利技术的一个方面，提供一种半导体集成电路电容器，其包含：下部电极层，所述下部电极层形成于晶片上，具有插入在其间的第一晶种层；介电层，所述介电层形成于所述下部电极层上；以及上部电极层，所述上部电极层形成于所述介电层上，具有插入在其间的第二晶种层，另外在下部电极层与介电层之间形成缓冲层，所述缓冲层用于减小下部电极层与介电层之间的热膨胀系数差。缓冲层可以由选自TiW、Ti、Cr和W的任何一种材料形成。介电层可以涂布有选自氮化硅SiN、氧化铝(Al2O3)和二氧化铪(HfO3)中的任何一种。根据本专利技术的一个方面，提供一种制造半导体集成电路的电容器的方法，所述方法依次包含：i)在晶片上涂布用于电镀下部电极层的第一晶种层；ii)在第一晶种层上电镀由金属制成的下部电极层；iii)在下部电极层上涂布用于减小下部电极与介电层之间的热膨胀系数差的缓冲层；iv)在缓冲层上涂布介电层；v)在介电层上涂布用于电镀上部电极层的第二晶种层；以及vi)在第二晶种层上电镀由金属制成的上部电极层。缓冲层可以由选自TiW、Ti、Cr和W的任何一种材料形成，并且可以通过溅镀法涂布在下部电极层上介电层可以涂布有选自氮化硅SiN、氧化铝(Al2O3)和二氧化铪(HfO3)中的任何一种，并且可以通过等离子体增强化学气相沉积(PECVD)涂布在缓冲层上。通过上述技术解决方案，本专利技术提供下文效果。根据本专利技术，通过在电容器的金属电极层与介电层之间(具体来说，在下部电极层与介电层之间)形成能够减小热膨胀系数差的缓冲层，有可能减小下部电极层与介电层之间的热膨胀系数差，并且容易地防止下部电极层与介电层之间的界面上的分层现象。附图说明图1是示出相关技术的半导体集成电路的电容器结构的截面视图。图2是示出根据本专利技术的半导体集成电路的电容器结构的截面视图。图3是通过电子显微镜比较的相关技术的电容器和本专利技术的电容器的实际图像。具体实施方式在下文中，将参考附图详细描述本专利技术的示例性实施例。图2是示出根据本专利技术的半导体集成电路的电容器结构的截面视图。如图2中所示，根据本专利技术的电容器20具有金属-绝缘体-金属(MIM)类型结构，包含：下部电极层12，所述下部电极层形成于晶片10(例如，硅或玻璃)上并且由金属(例如，铜)制成；形成于下部电极层12上的介电层14(例如，氮化硅(SiN))；以及上部电极层16，所述上部电极层形成于介电层14上并且由金属(例如，铜)制成，并且另外形成缓冲层18，所述缓冲层能够减小相应金属电极12和16与介电层14(具体来说，下部电极层16与介电层14)之间的热膨胀系数差。本专利技术的电容器通过以下过程制造。首先，使用溅镀法在晶片10上涂布用于电镀下部电极层的第一晶种层(钛钨(TiW)层)。随后，使用典型电镀过程在第一晶种层11上形成由金属(例如，铜)制成的下部电极层12。随后，使用溅镀法在下部电极层12的表面上涂布缓冲层18，所述缓冲层能够减小下部电极层12与介电层14之间的热膨胀系数差。缓冲层18可以由TiW制本文档来自技高网...

【技术保护点】
一种半导体集成电路，包括：衬底，所述衬底包括衬底热膨胀系数；以及电容器，所述电容器在所述衬底上并且包括：下部晶种层，所述下部晶种层在所述衬底的最顶层衬底表面上并且包括下部晶种热膨胀系数；下部电极层，所述下部电极层在所述下部晶种层上并且包括下部电极热膨胀系数；缓冲层，所述缓冲层在所述下部电极层上并且包括缓冲热膨胀系数；介电层，所述介电层在所述缓冲层上并且包括介电热膨胀系数；上部晶种层，所述上部晶种层在所述介电层上并且包括上部晶种热膨胀系数；以及上部电极层，所述上部电极层在所述上部晶种层上并且包括上部电极热膨胀系数；其中：所述下部电极热膨胀系数大于所述缓冲热膨胀系数；所述缓冲热膨胀系数大于所述介电热膨胀系数；所述下部电极热膨胀系数大于所述下部晶种热膨胀系数；所述下部晶种热膨胀系数大于所述衬底热膨胀系数；所述上部电极热膨胀系数大于所述上部晶种热膨胀系数；所述上部晶种热膨胀系数大于所述介电热膨胀系数；并且所述下部电极热膨胀系数与所述缓冲热膨胀系数之间的差大于所述缓冲热膨胀系数与所述介电热膨胀系数之间的差。

【技术特征摘要】
2016.01.11 KR 1020160003347;2016.05.06 US 15/149,01.一种半导体集成电路，包括：衬底，所述衬底包括衬底热膨胀系数；以及电容器，所述电容器在所述衬底上并且包括：下部晶种层，所述下部晶种层在所述衬底的最顶层衬底表面上并且包括下部晶种热膨胀系数；下部电极层，所述下部电极层在所述下部晶种层上并且包括下部电极热膨胀系数；缓冲层，所述缓冲层在所述下部电极层上并且包括缓冲热膨胀系数；介电层，所述介电层在所述缓冲层上并且包括介电热膨胀系数；上部晶种层，所述上部晶种层在所述介电层上并且包括上部晶种热膨胀系数；以及上部电极层，所述上部电极层在所述上部晶种层上并且包括上部电极热膨胀系数；其中：所述下部电极热膨胀系数大于所述缓冲热膨胀系数；所述缓冲热膨胀系数大于所述介电热膨胀系数；所述下部电极热膨胀系数大于所述下部晶种热膨胀系数；所述下部晶种热膨胀系数大于所述衬底热膨胀系数；所述上部电极热膨胀系数大于所述上部晶种热膨胀系数；所述上部晶种热膨胀系数大于所述介电热膨胀系数；并且所述下部电极热膨胀系数与所述缓冲热膨胀系数之间的差大于所述缓冲热膨胀系数与所述介电热膨胀系数之间的差。2.根据权利要求1所述的半导体集成电路，其中：所述衬底包括半导体材料和/或玻璃材料中的一种或两种；所述电容器的每一层形成于所述衬底上；所述下部晶种层的材料、所述缓冲层的材料以及所述上部晶种层的材料彼此相同；所述下部晶种层包括設置到所述最顶层衬底表面上的电镀层；所述下部电极层包括电镀到所述下部晶种层上的电镀层；所述缓冲层包括溅镀到所述下部电极层上的溅镀层；所述介电层包括沉积到所述缓冲层上的化学气相沉积层；所述上部晶种层包括电镀到所述介电层上的电镀层；并且所述上部电极层包括电镀到所述上部晶种层上的电镀层。3.一种半导体集成电路，包括：衬底；以及电容器，所述电容器在所述衬底上并且包括：下部电极层，所述下部电极层耦合到所述衬底并且包括下部电极热膨胀系数；缓冲层，所述缓冲层在所述下部电极层上并且包括缓冲热膨胀系数；介电层，所述介电层在所述缓冲层上并且包括介电热膨胀系数；以及上部电极层，所述上部电极层在所述介电层上；其中：所述下部电极热膨胀系数大于所述缓冲热膨胀系数；并且所述缓冲热膨胀系数大于所述介电热膨胀系数。4.根据权利要求3所述的半导体集成电路，其中：所述缓冲层包括以下各项中的一种或多种：钛钨、钛、铬和/或钨。5.根据权利要求3所述的半导体集成电路，其中：所述介电层包括以下各项中的一种或多种：氮化硅、氧化铝和/或二氧化铪)。6.根据权利要求...

【专利技术属性】
技术研发人员：李韩民，崔潘秋，欧权孙，洪森门，洪森文，柳坤汉，
申请(专利权)人：艾马克科技公司，
类型：发明
国别省市：美国,US