阵列基板及其制造方法、显示面板技术

本申请公开了一种阵列基板及其制造方法、显示面板，属于显示技术领域。阵列基板包括：衬底基板；衬底基板上设置有多个栅线组、多个数据线、多个控制线和多个阵列排布的像素单元；其中，每个栅线组包括两条栅线，多个栅线组中的任意两条栅线平行；控制线平行于数据线，且每条控制线与相邻的一条数据线之间存在一列像素单元；多个阵列排布的像素单元构成多个像素单元组，每个像素单元组中的所有像素单元的公共电极相连接，且通过一条控制线连接至控制单元。本申请解决了阵列基板的开口率降低的问题，防止了阵列基板的开口率降低，本申请用于阵列基板。

Array substrate, method for manufacturing the same, and display panel

The invention discloses an array substrate, a manufacturing method thereof and a display panel, belonging to the display technology field. The array substrate comprises: a substrate; a substrate provided with a plurality of pixel units, a plurality of gate lines and data lines, a plurality of control lines and a plurality of arrayed; among them, each group including two gate gate lines, a plurality of gate lines in any of the two parallel gate line parallel to the line of control; the data line, there is a row of pixels and each control unit between the adjacent line and a data line; a plurality of arrayed pixel unit composed of a plurality of pixel units, common electrodes of all pixels in each unit pixel unit group is connected with a control line connected to the control unit through the. The utility model solves the problem of reducing the aperture ratio of an array substrate, prevents the aperture ratio of an array substrate from decreasing, and is applied to an array substrate.

【技术实现步骤摘要】
阵列基板及其制造方法、显示面板
本申请涉及显示
，特别涉及一种阵列基板及其制造方法、显示面板。
技术介绍
随着显示技术的发展，出现了一种应用将触摸面板功能嵌入两板之间(简称：in-cell)技术的高级超维场开关(英文：Advanced-SuperDimensionalSwitching；简称：ADS)型显示面板。相关技术中，应用in-cell技术的ADS型显示面板包括相对设置的阵列基板和彩膜基板，以及位于阵列基板和彩膜基板之间的液晶。阵列基板上异层设置有公共电极层和像素电极层，其中，公共电极层包含多个公共电极，像素电极层包含多个像素电极。每个公共电极均通过一条公共电极线与显示控制单元相连接，以及通过一条触控感应线与触摸控制单元相连接。在实现该ADS型显示面板的显示功能时，可以直接通过公共电极线向公共电极输入公共电压，在实现该ADS型显示面板的触控功能时，触摸控制单元可以通过触控感应线向公共电极输入触控电压。由于相关技术中，连接公共电极与触摸控制单元的触控感应线也位于阵列基板上，且通常该触控感应线采用非透明的金属材质制成，因此，该触控感应线的存在导致显示面板上的有效显示区域较小，阵列基板的开口率也较小。
技术实现思路
为了解决阵列基板的开口率较小的问题，本申请提供了一种阵列基板及其制造方法、显示面板。所述技术方案如下：第一方面，提供了一种阵列基板，所述阵列基板包括：衬底基板；所述衬底基板上设置有多个栅线组、多个数据线、多个控制线和多个阵列排布的像素单元；其中，每个所述栅线组包括两条栅线，所述多个栅线组中的任意两条栅线平行；数据线与栅线组交叉围成多个显示区域，每个所述显示区域内存在两个沿栅线的延伸方向排布的像素单元；所述控制线平行于所述数据线，且每条所述控制线与相邻的一条数据线之间存在一列像素单元；所述多个阵列排布的像素单元构成多个像素单元组，每个所述像素单元组中的所有像素单元的公共电极相连接，且通过一条控制线连接至控制单元，任意两个所述像素单元组中的公共电极所连接的控制线不同，所述控制单元用于在触控感应时间段通过控制线向公共电极施加触控电压，以及在显示控制时间段通过控制线向公共电极施加公共电压。可选的，所述控制线与所述数据线同层设置。可选的，每个所述像素单元包括：设置在衬底基板上的栅极；设置有所述栅极的衬底基板上设置有栅极绝缘层；设置有所述栅极绝缘层的衬底基板上设置有源漏极图案；设置有所述源漏极图案的衬底基板上设置有像素电极；设置有所述像素电极的衬底基板上设置有钝化层；设置有所述钝化层的衬底基板上设置有公共电极；其中，所述栅极与所述栅线同层设置，所述源漏极图案、所述数据线和所述控制线同层设置，公共电极通过钝化层上的过孔与控制线连接。可选的，每个所述显示区域由第一数据线、第二数据线、第一栅线和第二栅线围成，每个所述显示区域内存在第一像素单元和第二像素单元；所述第一像素单元靠近所述第一数据线设置，所述第二像素单元靠近所述第二数据线设置，所述第一像素单元的栅极靠近所述第二栅线设置，所述第二像素单元的栅极靠近所述第一栅线设置；所述第一像素单元的源极与所述第一数据线相连接，所述第二像素单元的源极与所述第二数据线相连接，所述第一像素单元的栅极与所述第二栅线相连接，所述第二像素单元的栅极与所述第一栅线相连接。可选的，每个所述像素单元组中的所有公共电极构成公共电极组，所述阵列基板中的任意两个相邻的公共电极组的间距为d，4微米≤d≤10微米。可选的，所述多个栅线组、所述多个数据线和所述多个控制线交叉围成多个子区域，每个所述子区域内设置一个所述像素单元。可选的，所述数据线与所述控制线均垂直于所述栅线。第二方面，提供了一种阵列基板的制造方法，所述方法包括：在衬底基板上形成多个栅线组、多个数据线、多个控制线和多个阵列排布的像素单元；其中，每个所述栅线组包括两条栅线，所述多个栅线组中的任意两条栅线平行；数据线与栅线交叉围成多个显示区域，每个所述显示区域内存在两个沿栅线的延伸方向排布的像素单元；所述控制线平行于所述数据线，且每条所述控制线与相邻的一条数据线之间存在一列像素单元；所述多个阵列排布的像素单元构成多个像素单元组，每个所述像素单元组中的所有像素单元的公共电极相连接，且通过一条控制线连接至控制单元，任意两个所述像素单元组中的公共电极所连接的控制线不同。可选的，所述控制线与所述数据线同层形成。第三方面，提供了一种显示面板，所述显示面板包括如第一方面所述的阵列基板。综上所述，本申请提供了一种阵列基板及其制造方法、显示面板，由于该阵列基板中，公共电极包括多个像素单元组中的公共电极(也即多个公共电极块)，且控制单元能够通过控制线将公共电极分时复用为“公共电极”和“触控电极”，通过阵列基板上的公共电极同时能够实现触控和显示的功能。又由于该阵列基板为双栅结构的阵列基板，能够省去阵列基板上的部分数据线，并将阵列基板上对开口率有影响的触控感应线(也即控制线)放置在原先放置数据线的位置，从而防止了由于触控感应线的存在，而导致的阵列基板开口率的减小。附图说明图1是本专利技术实施例提供的一种阵列基板的结构示意图；图2是本专利技术实施例提供的一种显示区域示意图；图3是本专利技术实施例提供的一种公共电极组与控制线的连接示意图；图4是本专利技术实施例提供的一种ADS型阵列基板的结构示意图；图5是本专利技术实施例提供的一种IPS型阵列基板的结构示意图；图6为相关技术提供的一种应用on-cell技术的阵列基板的结构示意图；图7为相关技术提供的一种应用in-cell技术的阵列基板的结构示意图。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。具体实施方式为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。如图1所示，本专利技术实施例提供了一种阵列基板0，该阵列基板0可以包括：衬底基板(图1中未示出)；该衬底基板上设置有多个栅线组02(图1中仅仅示出了一组栅线组，以及与该栅线组相邻的两个栅线组中的部分栅线)、多个数据线03、多个控制线04和多个阵列排布的像素单元05。其中，每个栅线组02可以包括两条栅线021，多个栅线组02中的任意两条栅线021平行；数据线03与栅线组02交叉围成多个显示区域，每个显示区域内存在两个沿栅线021的延伸方向排布的像素单元05；控制线04平行于数据线03，且每条控制线04与相邻的一条数据线04之间存在一列像素单元05。多个阵列排布的像素单元05构成多个像素单元组，每个像素单元组中的所有像素单元05的公共电极C相连接，且通过一条控制线04连接至控制单元06，任意两个像素单元组中的公共电极C所连接的控制线04不同，控制单元06用于在触控感应时间段通过控制线04向公共电极C施加触控电压，以及在显示控制时间段通过控制线04向公共电极C施加公共电压。综上所述，由于本专利技术实施例提供的阵列基板中，公共电极包括多个像素单元组中的公共电极(也即多个公共电极块)，且控制单元能够通过控制线将公共电极分时复用为“公共电极”和“本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，所述阵列基板包括：衬底基板；所述衬底基板上设置有多个栅线组、多个数据线、多个控制线和多个阵列排布的像素单元；其中，每个所述栅线组包括两条栅线，所述多个栅线组中的任意两条栅线平行；数据线与栅线组交叉围成多个显示区域，每个所述显示区域内存在两个沿栅线的延伸方向排布的像素单元；所述控制线平行于所述数据线，且每条所述控制线与相邻的一条数据线之间存在一列像素单元；所述多个阵列排布的像素单元构成多个像素单元组，每个所述像素单元组中的所有像素单元的公共电极相连接，且通过一条控制线连接至控制单元，任意两个所述像素单元组中的公共电极所连接的控制线不同，所述控制单元用于在触控感应时间段通过控制线向公共电极施加触控电压，以及在显示控制时间段通过控制线向公共电极施加公共电压。

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括：衬底基板；所述衬底基板上设置有多个栅线组、多个数据线、多个控制线和多个阵列排布的像素单元；其中，每个所述栅线组包括两条栅线，所述多个栅线组中的任意两条栅线平行；数据线与栅线组交叉围成多个显示区域，每个所述显示区域内存在两个沿栅线的延伸方向排布的像素单元；所述控制线平行于所述数据线，且每条所述控制线与相邻的一条数据线之间存在一列像素单元；所述多个阵列排布的像素单元构成多个像素单元组，每个所述像素单元组中的所有像素单元的公共电极相连接，且通过一条控制线连接至控制单元，任意两个所述像素单元组中的公共电极所连接的控制线不同，所述控制单元用于在触控感应时间段通过控制线向公共电极施加触控电压，以及在显示控制时间段通过控制线向公共电极施加公共电压。2.根据权利要求1所述的阵列基板，其特征在于，所述控制线与所述数据线同层设置。3.根据权利要求1或2所述的阵列基板，其特征在于，每个所述像素单元包括：设置在衬底基板上的栅极；设置有所述栅极的衬底基板上设置有栅极绝缘层；设置有所述栅极绝缘层的衬底基板上设置有源漏极图案；设置有所述源漏极图案的衬底基板上设置有像素电极；设置有所述像素电极的衬底基板上设置有钝化层；设置有所述钝化层的衬底基板上设置有公共电极；其中，所述栅极与所述栅线同层设置，所述源漏极图案、所述数据线和所述控制线同层设置，公共电极通过钝化层上的过孔与控制线连接。4.根据权利要求1所述的阵列基板，其特征在于，每个所述显示区域由第一数据线、第二数据线、第一栅线和第二栅线围成，每个所述显示区域内存在第一像素单元和第二像素单元；所述第一像素单元靠近所述第一数据线设置，所述第...

【专利技术属性】
技术研发人员：汪锐，邱海军，尚飞，金在光，崔星花，李少茹，黄中浩，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京,11