阵列基板和阵列基板的制作方法技术

本申请公开了一种阵列基板和阵列基板的制作方法。阵列基板包括设置在衬底基板上的栅极、公共电极、栅绝缘层、钝化层和像素电极；栅极包括第一透明电极和第一金属电极，公共电极包括第三透明电极，第一金属电极位于第一透明电极远离衬底基板的一侧，第一透明电极和第三透明电极位于同一层，栅绝缘层覆盖栅极，栅极与公共电极彼此绝缘；钝化层覆盖公共电极，像素电极位于钝化层远离衬底基板的一侧，公共电极和像素电极在彼此交叠的区域与栅绝缘层不相交叠；漏极与像素电极电连接。按照本申请的方案，通过设置公共电极和像素电极在彼此交叠的区域与栅绝缘层不交叠，从而减少了两电极之间的绝缘层数量，增强了两电极之间的横向电场强度。

Method for manufacturing array substrate and array substrate

The present invention discloses a method for manufacturing an array substrate and an array substrate. The array substrate includes a gate electrode, arranged on a substrate to the common electrode, a gate insulating layer, a passivation layer and a pixel electrode; the gate includes a first transparent electrode and a first metal electrode and common electrode includes third transparent electrode, a first metal electrode is located away from the side of the first transparent electrode substrate substrate, a first transparent electrode and the transparent electrode in the same third a layer, the gate insulating layer covers the gate, gate and common electrodes are insulated from each other; a passivation layer covering the common electrode, a pixel electrode located in the passivation layer from the substrate side of the substrate, a common electrode and a pixel electrode on the insulating region and the gate overlap layer does not overlap; drain is connected to the pixel electrode. According to the application program, by setting a common electrode and a pixel electrode in the region and the gate overlap insulating layer do not overlap, thereby reducing the insulation layer between the two electrodes of the number, increase the intensity of the transverse electric field between the two electrodes.

【技术实现步骤摘要】
阵列基板和阵列基板的制作方法
本申请一般涉及显示
，尤其涉及一种阵列基板和阵列基板的制作方法。
技术介绍
液晶显示器是目前使用最广泛的一种平板显示器，可为各种电子设备如移动电话、个人数字助理(PDA)、数字相机以及计算机等提供具有高分辨率彩色屏幕。其中，FFS(FringeFieldSwitching，边缘场开关技术)模式的液晶显示器以其观看视角广以及开口率高等特点受到广大用户的喜爱。FFS模式的阵列基板一般可包括栅极、栅绝缘层、半导体层、源漏极、像素电极、公共电极和钝化层。为了降低制作成本，FFS阵列基板的制作方法已经从最初的7mask(光刻掩膜版)技术发展为目前的4mask技术，4个掩膜版分别用于：形成图案化的栅极和像素电极、形成图案化的栅绝缘层/半导体层/源漏极、形成图案化的钝化层以及形成图案化的公共电极。在FFS阵列基板的制作过程中，专利技术人发现：现有的4mask技术虽然降低了生产成本，却增加了公共电极与像素电极之间的绝缘层的数量，例如，至少可包括栅绝缘层和钝化层等，从而使得公共电极与像素电极之间的横向电场强度变弱。
技术实现思路
鉴于现有技术中的上述缺陷或不足，期望提供一种阵列基板和阵列基板的制作方法，以期解决现有技术中存在的技术问题。根据本申请的一个方面，提供了一种阵列基板，包括设置在衬底基板上的栅极、公共电极、栅绝缘层、半导体层、源极、漏极、钝化层、连接电极和像素电极。其中，栅极包括第一透明电极和第一金属电极，公共电极包括第三透明电极，第一金属电极位于第一透明电极远离衬底基板的一侧，第一透明电极和第三透明电极位于同一层，栅绝缘层覆盖栅极，栅极与公共电极彼此绝缘；钝化层覆盖源极、漏极和公共电极，像素电极位于钝化层远离衬底基板的一侧，公共电极和像素电极在彼此交叠的区域与栅绝缘层不相交叠；连接电极与漏极和像素电极电连接。根据本申请的另一方面还提供了一种阵列基板的制作方法，包括：在衬底基板上依次沉积第一透明导电层、第一金属导电层和第一光刻胶层；使用第一掩膜版使第一透明导电层和第一金属导电层形成栅极和公共电极；在栅极和公共电极上依次沉积第一绝缘层、本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层；使用第二掩膜版使第一绝缘层形成栅绝缘层，使本征非晶硅层和掺杂非晶硅层形成半导体层，使第二金属导电层形成源极和漏极；在源极、漏极和公共电极上依次沉积第二绝缘层和第三光刻胶层；使用第三掩膜版使第二绝缘层形成钝化层；在钝化层上依次沉积第二透明导电层和第四光刻胶层；以及使用第四掩膜版使第二透明导电层形成连接电极和像素电极，公共电极和像素电极在彼此交叠的区域与栅绝缘层不相交叠，连接电极与漏极和像素电极电连接。本申请提供的阵列基板，通过设置公共电极和像素电极在彼此交叠的区域与栅绝缘层不相交叠，从而减少了公共电极与像素电极之间的绝缘层数量，增强了公共电极与像素电极之间的横向电场强度。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：图1示出了本申请第一实施例的阵列基板的示意图；图2A～图2D示出了本申请第一实施例的阵列基板的制作工艺的俯视图；图3A～图3M示出了本申请第一实施例的阵列基板的制作工艺的截面图；图4示出了本申请第二实施例的阵列基板的示意图；图5A和图5B示出了本申请第二实施例的阵列基板的部分制作工艺的俯视图；图6A～图6J示出了本申请第二实施例的阵列基板的部分制作工艺的截面图；图7A示出了本申请第三实施例的阵列基板的俯视图；图7B为图7A沿线EF的截面图；图8A和图8B示出了本申请第三实施例的阵列基板的部分制作工艺的示意图；图9A示出了本申请第四实施例的阵列基板的示意图；图9B和图9C示出了本申请第四实施例的另两种实现方式的示意图；图10示出了本申请阵列基板的制作方法的一个实施例的示意性流程图。具体实施方式下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与专利技术相关的部分。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。图1示出了本申请第一实施例的阵列基板的示意图。如图1所示，阵列基板可包括设置在衬底基板101上的栅极111、公共电极112、栅绝缘层114、半导体层125、源极117a、漏极117b、钝化层118、像素电极119b和连接电极119a。其中，栅极111可包括第一透明电极102a和第一金属电极103a，第一金属电极103a可位于第一透明电极102a远离衬底基板101的一侧；公共电极112可包括第三透明电极102c，第三透明电极102c和第一透明电极102a可位于同一层；栅极111与公共电极112可彼此绝缘。半导体层125可包括有源层115和欧姆接触层116，有源层115可包括在源极117a和漏极117b之间的沟道区。栅绝缘层114可覆盖栅极111，钝化层118可覆盖源极117a、漏极117b和公共电极112，像素电极119b可位于钝化层118远离衬底基板101的一侧，像素电极119b和公共电极112在彼此交叠的区域可与栅绝缘层114不相交叠，连接电极119a可与漏极117b和像素电极119b电连接。本实施例中，由于公共电极和像素电极在彼此交叠的区域与栅绝缘层没有交叠，公共电极和像素电极之间的绝缘层可仅包括钝化层，使得公共电极和像素电极之间的间距(相当于形成两电极之间的横向电场的极板间距)变小，从而增强了公共电极与像素电极之间的横向电场强度。可选地，阵列基板还可包括扫描线和数据线。扫描线可包括第二透明电极和第二金属电极，第二透明电极和第一透明电极102a可位于同一层，第二金属电极和第一金属电极103a可位于同一层，第二金属电极可覆盖与数据线交叠的第二透明电极的区域。其中，扫描线可与栅极111彼此电连接，数据线可与源极117a彼此电连接。扫描线和数据线彼此绝缘交叉，形成包括多个像素的像素阵列。由于公共电极112的第三透明电极102c和扫描线的第二透明电极位于同一层且彼此绝缘，因此，位于不同行的像素中的公共电极彼此分离。可选地，在相邻的两条扫描线之间，在扫描线的延伸方向上，公共电极112呈条状。换言之，同一行像素中的各公共电极112在相邻的两条扫描线之间可形成一长条状的电极，从而降低公共电极层的阻抗，使施加到公共电极112上的信号电压更稳定。钝化层118可设置有暴露漏极117b的一部分的第一接触孔K1，连接电极119a与像素电极119b位于同一层并可直接电连接，连接电极119a可通过第一接触孔K1与漏极117b电连接。可选地，像素电极119b在像素区域可具有多个长条状的开口119c。通过设置多个长条状的开口119c，像素电极119b和公共电极112在每个开口区域都可以形成横向电场，从而使液晶分子在横向电场的作用下，沿与阵列基板平行的方向旋转，实现画面显示。下面结合图2A～图2D以及图3A～图3M来描述制作本实施例的阵列基板的工艺流程。图2A～图2D示出了本申请第一实施例的阵列基板的制作工艺的俯视图，图3A～图3M示出了本申请第本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，所述阵列基板包括设置在衬底基板上的栅极、公共电极、栅绝缘层、半导体层、源极、漏极、钝化层、连接电极和像素电极；其中：所述栅极包括第一透明电极和第一金属电极，所述公共电极包括第三透明电极，所述第一金属电极位于所述第一透明电极远离所述衬底基板的一侧，所述第一透明电极和所述第三透明电极位于同一层，所述栅绝缘层覆盖所述栅极，所述栅极与所述公共电极彼此绝缘；所述钝化层覆盖所述源极、所述漏极和所述公共电极，所述像素电极位于所述钝化层远离所述衬底基板的一侧，所述公共电极和所述像素电极在彼此交叠的区域与所述栅绝缘层不相交叠；所述连接电极与所述漏极和所述像素电极电连接。

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括设置在衬底基板上的栅极、公共电极、栅绝缘层、半导体层、源极、漏极、钝化层、连接电极和像素电极；其中：所述栅极包括第一透明电极和第一金属电极，所述公共电极包括第三透明电极，所述第一金属电极位于所述第一透明电极远离所述衬底基板的一侧，所述第一透明电极和所述第三透明电极位于同一层，所述栅绝缘层覆盖所述栅极，所述栅极与所述公共电极彼此绝缘；所述钝化层覆盖所述源极、所述漏极和所述公共电极，所述像素电极位于所述钝化层远离所述衬底基板的一侧，所述公共电极和所述像素电极在彼此交叠的区域与所述栅绝缘层不相交叠；所述连接电极与所述漏极和所述像素电极电连接。2.根据权利要求1所述的阵列基板，其特征在于，所述栅极和所述公共电极通过一次光刻形成。3.根据权利要求1所述的阵列基板，其特征在于，所述栅绝缘层、所述半导体层、所述源极和所述漏极通过一次光刻形成。4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括扫描线和数据线，所述扫描线包括第二透明电极和第二金属电极，所述第二透明电极和所述第一透明电极位于同一层，所述第二金属电极和所述第一金属电极位于同一层，所述第二金属电极覆盖与所述数据线交叠的所述第二透明电极的区域。5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括公共电极线，所述公共电极线包括第四金属电极，所述第四金属电极和所述第一金属电极位于同一层；所述公共电极线设置在所述公共电极上并且与所述公共电极彼此电连接。6.根据权利要求5所述的阵列基板，其特征在于，所述公共电极线设置在所述公共电极上靠近所述扫描线的一侧。7.根据权利要求1所述的阵列基板，其特征在于，所述漏极与所述公共电极部分交叠。8.根据权利要求4所述的阵列基板，其特征在于，所述第二金属电极还覆盖与所述数据线不相交叠的所述第二透明电极的区域。9.根据权利要求1所述的阵列基板，其特征在于，所述第一透明电极和所述第三透明电极由透明金属氧化物半导体掺杂离子而形成。10.根据权利要求1所述的阵列基板，其特征在于，所述第一透明电极和所述第三透明电极的厚度大于500nm。11.根据权利要求1所述的阵列基板，其特征在于，所述像素电极在像素区域具有多个长条状的开口。12.一种阵列基板的制作方法，其特征在于，所述方法包括：在衬底基板上依次沉积第一透明导电层、第一金属导电层和第一光刻胶层；使用第一掩膜版使所述第一透明导电层和所述第一金属导电层形成栅极和公共电极；在所述栅极和所述公共电极上依次沉积第一绝缘层、本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层；使用第二掩膜版使所述第一绝缘层形成栅绝缘层，使所述本征非晶硅层和所述掺杂非晶硅层形成半导体层，使所述第二金属导电层形成源极和漏极；在所述源极、所述漏极和所述公共电极上依次沉积第二绝缘层和第三光刻胶层；使用第三掩膜版使所述第二绝缘层形成钝化层；在所述钝化层上依次沉积第二透明导电层和第四光刻胶层；以及使用第四掩膜版使所述第二透明导电层形成连接电极和像素电极，所述公共电极和所述像素电极在彼此交叠的区域与所述栅绝缘层不相交叠，所述连接电极与所述漏极和所述像素电极电连接。13.根据权利要求12所述的方法，其特征在于，所述使用第一掩膜版使所述第一透明导电层和所述第一金属导电层形成栅极和公共电极的步骤包括：使用所述第一掩膜版通过光刻工艺使所述第一光刻胶层形成第一光刻胶图案，所述第一光刻胶图案覆盖所述第一金属导电层在待形成所述栅极的区域和待形成所述公共电极的区域的部分；通过刻蚀工艺去除所述第一金属导电层和所述第一透明导电层中没有被所述第一光刻胶图案覆盖的区域；以及去除所述第一光刻胶图案。14.根据权利要求12所述的方法，其特征在于，所述使用第一掩膜版使所述...

【专利技术属性】
技术研发人员：莫英华，曹兆铿，
申请(专利权)人：上海天马微电子有限公司，
类型：发明
国别省市：上海,31