具有存储器尺寸的非易失性存储器设备制造技术

一种具有存储器尺寸的非易失性存储器设备，包括输入/输出接口、被耦合到输入/输出接口的SPI类型的总线以及被连接到SPI类型的总线的多个个体非易失性存储器设备。每个个体存储器设备的芯片选择输入全部被连接到SPI总线的同一个芯片选择线路。个体存储器设备还被配置并且可以控制为从输入/输出接口来看表现为单个非易失性存储器设备，该存储器设备的总存储器空间具有等于个体设备的个体存储器容量的总和的总存储器容量。

【技术实现步骤摘要】
本申请要求2015年9月25日提交的第1559042号法国专利申请的优先权。
本专利技术的实施例涉及具有存储器尺寸的非易失性存储器设备。
技术介绍
目前，希望制成具有越来越高的密度的EEPROM存储器，就是说越来越庞大的存储器容量，例如若干兆比特。然而，对于过大的存储器容量，不可能在单个芯片上制成存储器。在这种情况下，总存储器容量被划分成多个存储器新芯片。但是，对这些不同的存储器芯片的控制可能是很复杂的并且必然需要非常大量的输入-输出资源和专用命令。
技术实现思路
本专利技术的实现方式和实施例涉及非易失性存储器，例如被称为EEPROM存储器的电可擦除的可编程只读存储器，或者甚至是FLASH存储器，尤其是那些意图被连接到例如SPI(串行外围接口)类型的串行总线的FLASH存储器。根据一个实施例，提出在不需要任何附加资源并且不需要专用命令(操作码)而使用传统命令的情况下由多个存储器芯片简单地制成例如EEPROM类型的尤其是大存储器容量的非易失性存储器设备。根据一个方面，提出了一种存储器设备，该存储器设备包括输入-输出接口、被耦合到输入-输出接口的SPI类型的总线以及被连接到SPI类型的总线的多个个体非易失性存储器设备。每个个体存储器设备的通常被本领域技术人员称为“芯片选择”的芯片选择输入全部被连接到SPI总线的同一个芯片选择线路，即“芯片选择”线路。个体存储器设备还被配置并且可以控制为从输入/输出接口来看表现为单个非易失性存储器设备，该存储器设备的总存储器空间具有等于个体设备的个体存储器容量的总和的总存储器容量。因而，根据这个方面，一种非易失性存储器设备(尤其是具有大存储器容量的非易失性存储器设备)由SPI类型的总线和多个个体存储器设备的组合构成。此外，应当注意SPI总线的同一个芯片选择线路被用于所有的个体存储器设备，而不是每个芯片使用一个芯片选择线路。此外，作为整体的个体存储器设备表现为单个存储器设备，所述单个存储器设备可以利用作为存储器设备的传统命令的命令(操作码)被控制。因此不存在专用控制。此外，总存储器空间在不同的个体存储器设备之间被共享，并且每个个体存储器有利地负责这个总存储器空间中针对读和写操作的固定的专用部分。因而，当芯片选择命令被接收到时，每个个体存储器对该命令解码并且基于该命令本身的内容以及可能涉及到的当前地址分段有条件地执行该命令。换言之，根据一个实施例，每个个体存储器设备包括个体控制器。每个个体控制器被配置为在存在通过总线的芯片选择线路被主设备(例如微控制器)传送以选择单个存储器设备的芯片选择信号的情况下将对应的个体存储器设备置于被选择状态，并且在存在通过总线的芯片选择线路被主设备传送以取消选择单个存储器设备的芯片取消选择信号的情况下将对应的个体存储器设备置于被取消选择状态。每个个体控制器被配置为在存在针对存在于总线的串行数据输入线路上的单个存储器设备的总存储器空间的至少一个访问命令的情况下，至少根据命令的内容来使得所述至少一个访问命令被对应的个体存储器设备执行或者不被其执行。更具体而言，根据一个实施例，总存储器空间被划分成相应地被分派给多个个体存储器设备的多个个体存储器空间，并且在存在与总存储器空间的地址相关联的存储器访问命令的情况下，每个个体控制器被配置为根据地址的至少一部分的内容来确定对应的个体存储器设备是否受存储器访问命令的影响。为此，每个个体存储器设备被有利地分配与被分派给该个体存储器设备的个体存储器空间相对应的在总线上的标识符。这个标识符可以利用外部管脚用硬件方式被获得或者被编程在存储器的非易失性寄存器中。根据一个实施例，每个个体存储器设备包括被配置为存储通常为一个字节的个体状态字的所谓的个体状态寄存器。此外，具有与个体状态字相似的结构的状态字与单个存储器设备的虚拟状态寄存器相关联。单个存储器设备的状态寄存器将是“虚拟的”，除了个体存储器设备的个体状态寄存器以外，其尽可能地在物理上不存在。SPI类型的总线的主机元件(例如微控制器)将能够根据状态字(一般是一个字节)控制单个存储器设备读或写这个虚拟状态寄存器，就像这个虚拟状态寄存器真实存在一样，所述状态字具有与存储器设备中常用的个体状态字相似的结构。为此，所有的个体状态寄存器和组合逻辑将被用于形成这个虚拟状态寄存器并且这对于微控制器而言完全是透明的，微控制器利用传统的状态寄存器读写命令将能够修改虚拟状态寄存器的特定位或者读取虚拟状态寄存器的所有位，就像其正在质询物理上具有状态寄存器的单个存储器设备一样。因而，根据一个实施例，每个个体存储器设备包括个体控制器或控制逻辑，并且在存在针对例如由首字母缩写WRSR(写状态寄存器)指定的虚拟状态寄存器的写命令的情况下，每个个体控制器被配置为对该命令解码并且至少根据状态字的特定位的当前值来在个体状态寄存器中呈现例如由首字母缩写WEL(写使能锁存)、SRWD(状态寄存器写禁用)指定的位的值，并且可能根据(由首字母缩写WP(写保护)表示的本领域技术人员所公知的)每个个体存储器设备的管脚的逻辑状态，个体控制器被配置为全部不执行所述命令或者全部执行所述命令以在所有的个体状态寄存器中相应地写入针对所涉及的对应位的相同值。根据一个实施例，与虚拟寄存器相关联的状态字包括表示在单个存储器设备的总存储器空间中存在还是不存在当前正在被执行的写周期的特定位(例如由表示写入正在进行中的首字母缩写WIP指定)。这个特定位与存在于个体非易失性存储器的个体状态寄存器中的特定个体位WIP具有相同的功能，只是这个特定位与总存储器空间关联。此外，在存在虚拟状态寄存器读命令(例如RDSR(读状态寄存器)命令)的情况下，个体存储器设备中的仅一个个体存储器设备(例如标识符编号为0的那个个体存储器设备)的个体控制器被配置为由所有个体状态寄存器的对等个体特定位(WIP)的值生成虚拟状态寄存器的特定位(WIP)的值，并且传送这个所生成的特定位(WIP)和其它个体状态位，所述其它个体状态位对应于与虚拟状态寄存器相关联的状态字的其它位。为此，其它个体存储器设备(例如被分配具有不同于0的编号的标识符的那些个体存储器设备)的个体控制器被有利地配置为按意图时钟控制总线的时钟信号的速率来通过总线顺序地传送它们的特定个体位(WIP)的值，代替个体状态字的未被使用的位。根据一个实施例，每个个体存储器设备包括本领域技术人员通常用首字母缩写WEL(写使能锁存)表示的个体写使能锁存电路，该电路具有第一状态和第二状态，在第一状态中，该电路存储与个体存储器空间中或者个体状态寄存器中的写使能相对应的第一逻辑值(例如等于“1”)，在第二状态中，该电路存储与个体存储器空间中或者个体状态寄存器中的写禁用相对应的第二逻辑值(例如“0”)。然后写使能位与单个存储器设备的虚拟写使能锁存电路相关联，同样可以用首字母缩写WEL表示的这个位的逻辑值等于被存储在个体锁存电路中的对应的个体位的逻辑值。这个WEL位的第一逻辑值(例如“1”)因而对应于总存储器空间中或者虚拟状态寄存器中的写使能，而这个位的第二逻辑值(例如“0”)对应于总存储器空间中或者虚拟状态寄存器中的写禁用。这里同样地，写使能锁存电路的“虚拟”特性指除本文档来自技高网...

【技术保护点】
一种存储器设备，包括：输入/输出接口；被耦合到所述输入/输出接口的串行外围接口(SPI)的总线；以及被连接到所述总线的多个个体非易失性存储器设备，每个个体非易失性存储器设备拥有具有个体存储器容量的个体存储器空间，其中每个个体存储器设备的芯片选择输入全部被连接到所述SPI总线的同一个芯片选择线路，所述个体存储器设备还被连接并且能够控制以便从所述输入/输出接口来看表现为单个非易失性存储器设备，所述单个非易失性存储器设备具有总存储器容量等于所述个体设备的所述个体存储器容量的总和的总存储器空间。

【技术特征摘要】
2015.09.25 FR 15590421.一种存储器设备，包括：输入/输出接口；被耦合到所述输入/输出接口的串行外围接口(SPI)的总线；以及被连接到所述总线的多个个体非易失性存储器设备，每个个体非易失性存储器设备拥有具有个体存储器容量的个体存储器空间，其中每个个体存储器设备的芯片选择输入全部被连接到所述SPI总线的同一个芯片选择线路，所述个体存储器设备还被连接并且能够控制以便从所述输入/输出接口来看表现为单个非易失性存储器设备，所述单个非易失性存储器设备具有总存储器容量等于所述个体设备的所述个体存储器容量的总和的总存储器空间。2.根据权利要求1所述的设备，其中每个个体存储器设备包括个体控制器，每个个体控制器被配置为：在存在通过所述总线的所述芯片选择线路由主设备传送以选择所述单个存储器设备的芯片选择信号的情况下将对应的个体存储器设备置于被选择状态；在存在通过所述总线的芯片选择线路被所述主设备传送以取消选择所述单个存储器设备的芯片取消选择信号的情况下将对应的个体存储器设备置于被取消选择状态；并且在存在针对存在于所述总线的串行数据输入线路上的所述单个存储器设备的存储器空间的存储器访问命令的情况下，根据所述命令的内容使得所述存储器访问命令被对应的个体存储器设备执行或者不被其执行。3.根据权利要求1所述的设备，其中所述总存储器空间被划分成相应地被分派给所述多个个体存储器设备的所述多个个体存储器空间，并且在存在存储器访问命令并且包括所述总存储器空间的地址的情况下，每个个体控制器被配置为根据所述地址的至少一部分的内容
\t来确定所述对应的个体存储器设备是否受所述存储器访问命令的影响。4.根据权利要求3所述的设备，其中每个个体存储器设备被分配以与被分派给该个体存储器设备的个体存储器空间相对应的在所述总线上的标识符。5.根据权利要求1所述的设备，其中每个个体存储器设备包括被配置为存储个体状态字的个体状态寄存器，并且其中具有与所述个体状态字相似的结构的状态字与所述单个存储器设备的虚拟状态寄存器相关联。6.根据权利要求5所述的设备，其中每个个体存储器设备包括个体控制器，并且在存在针对所述虚拟状态寄存器的写命令的情况下，每个个体控制器被配置为对所述命令解码，并且其中基于存在于所述个体状态寄存器中的所述状态字的特定位的当前值，所述个体控制器被配置为全部不执行所述命令或者全部执行所述命令以便在所有所述个体状态寄存器中相应地写入针对所涉及的相应位的相同值。7.根据权利要求6所述的设备，其中与所述虚拟状态寄存器相关联的所述状态字包括特定位，所述特定位表示在所述单个存储器设备的总存储器空间中存在还是不存在当前正在被执行的写周期，并且在存在虚拟状态寄存器读命令的情况下，所述个体存储器设备中的仅一个个体存储器设备的个体控制器被配置为根据所有个体状态寄存器的对等特定位的值生成所述特定位的值，并传送这个所生成的特定位以及所述个体控制器的状态字的其它个体位，所述其它个体位对应于与所述虚拟寄存器相关联的状态字的其它位。8.根据权利要求7所述的设备，其中其它存储器设备的个体控制器被配置为按意图为时钟控制所述总线的时钟信号的速率来通过所述总线顺序地传送所述个体控制器的特定位，代替所述个体状态字的未被使用的位。9.根据权利要求1所述的设备，其中每个个体存储器设备包括被配置为存储个体状态字的个体状态寄存器，并且其中具有与个体状态
\t字相似的结构的状态字与所述单个存储器设备的虚拟状态寄存器相关联；并且其中每个个体存储器设备包括具有第一状态和第二状态的个体写使能锁存电路，在所述第一状态中，所述个体写使能锁存电路存储与所述个体存储器空间中或者所述个体状态寄存器中的写使能相对应的第一逻辑值，在所述第二状态中，所述个体写使能锁存电路存储与所述个体存储器空间中或者所述个体状态寄存器中的写禁用相对应的第二逻辑值，并且写使能位与所述单个存储器设备的虚拟写使能锁存电路相关联，所述写使能位的逻辑值等于被存储在所述个体锁存电路中的位的逻辑值，所述写使能位的第一逻辑值对应于所述总存储器空间中或者所述虚拟状态寄存器中的写使能并且所述写使能位的第二逻辑值对应于所述总存储器空间中或者所述虚拟状态寄存器中的写禁用。10.根据权利要求9所述的设备，其中每个个体存储器设备包括个体控制器；其中每个个体控制器被配置为在存在针对存在于所述总线上的虚拟写使能锁存电路的第一特定定位命令的情况下将对应的个体写使能锁存电路置于其第一状态；并且其中每个个体控制器被配置为在存在针对存在于所述总线上的虚拟写使能锁存电路的第二特定定位命令的情况下或者在虚拟状态寄存器中执行写命令时或者在所述个体存储器设备中的任意一个个体存储器设备的个体存储器空间的存储器位置中执行写命令时将所述个体写使能锁存电路置于其第二状态。11.根据权利要求9所述的设备，其中所述总存储器空间被划分成相应地被分派给多个个体存储器设备的多个个体存储器空间，并且在存在存储器访问命令并且包括所述总存储器空间的地址的情况下，每个个体控制器被配置为根据所述地址的内容来确定对应的个体存储器设备是否受所述存储器访问...

【专利技术属性】
技术研发人员：F·塔耶，M·巴蒂斯塔，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国;FR