薄膜晶体管阵列基板及制作方法技术

一种薄膜晶体管阵列基板及制作方法，包括：在衬底上形成栅极和扫描线；在该衬底上沉积栅绝缘层和形成半导体层；在该栅绝缘层上依次沉积透明导电薄膜和铜薄膜；在该铜薄膜上涂覆光阻层，并使用半色调掩膜或灰阶掩模对该光阻层进行曝光和显影，在形成源极、漏极和数据线的区域留下第一光阻，在形成像素电极的区域留下第二光阻，在其他区域移除该光阻层以露出该铜薄膜；使用可以同时蚀刻该铜薄膜和该透明导电薄膜的蚀刻液，一次蚀刻去除露出部分的该铜薄膜以及下方的该透明导电薄膜；利用光阻灰化去除位于该像素电极区域上的第二光阻；使用仅蚀刻该铜薄膜但不蚀刻该透明导电薄膜的蚀刻液，蚀刻去除位于该像素电极区域上的该铜薄膜；剥离该第一光阻。

【技术实现步骤摘要】

本专利技术涉及液晶显示的
，特别是涉及一种薄膜晶体管阵列基板及制作方法。
技术介绍
随着显示技术的发展，液晶显示面板(LiquidCrystalDisplay，LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括相对设置的薄膜晶体管阵列基板和彩色滤光片基板以及夹置在两者之间的液晶层。如图1所示，现有薄膜晶体管阵列基板包括衬底21、分布设置在衬底21上的多个薄膜晶体管22、覆盖在该多个薄膜晶体管22上的钝化层23以及设置在钝化层23上的像素电极24。薄膜晶体管22包括栅极221、栅绝缘层222、半导体层223、源极224以及漏极225，栅极221设置在衬底21上，栅绝缘层222覆盖在衬底21和栅极221上，半导体层223设置在栅绝缘层222上且位于栅极221的上方，源极224与漏极225设置在半导体层223上且分别与半导体层223的两侧连接。半导体层223包括非晶硅(a-Si)223a与位于非晶硅223a上的掺杂非晶硅(n+a-Si)223b。钝化层23覆盖在源极224、漏极225、半导体层223和栅绝缘层222上，像素电极24设置在钝化层23上且通过钝化层23中的穿孔231与漏极225导电连接。现有薄膜晶体管阵列基板的制造过程中，需要采用五次光刻工艺，其主要制作过程包括：在透明衬底21上沉积栅金属薄膜，通过第一次光刻工艺形成栅极221和扫描线(图未示)；在完成上述步骤的衬底21上依次沉积栅绝缘层222、半导体薄膜，通过第二次光刻工艺形成半导体层223；在完成上述步骤的衬底21上沉积源漏金属薄膜，通过第三次光刻工艺形成源极224、漏极225和数据线(图未示)；在完成上述步骤的衬底21上沉积钝化层23，通过第四次光刻工艺形成穿孔231；在完成上述步骤的衬底21上沉积透明导电薄膜(例如ITO)，通过第五次光刻工艺形成像素电极24。上述阵列基板的制造过程中，需要采用五次光刻工艺，而每次光刻工艺均包括清洗、成膜、光刻胶涂布、曝光、显影、干刻或湿刻、光刻胶剥离等步骤，这使得阵列基板的制造工艺繁琐，产能难以提升。为了降低掩模(mask)的使用数量及精简制程，现有技术有提出通过半色调掩膜(halftonemask)或灰阶掩模(graytonemask)的使用，将原制程中制作半导体层和源极、漏极的两次光刻工艺合并为一次光刻工艺，来达到减少所需掩模数量，降低制造成本。
技术实现思路
本专利技术的目的在于提供一种薄膜晶体管阵列基板及制作方法，以减少所需掩模数量和精简制程，降低制造成本，实现产能提升。本专利技术提供一种薄膜晶体管阵列基板的制作方法，该制作方法包括：在衬底上沉积栅金属薄膜，对该栅金属薄膜进行一次光刻工艺形成栅极和扫描线；在该衬底上依次沉积栅绝缘层和半导体薄膜，对该半导体薄膜进行一次光刻工艺形成半导体层；在该栅绝缘层上依次沉积透明导电薄膜和铜薄膜；在该铜薄膜上涂覆光阻层，并使用半色调掩膜或灰阶掩模对该光阻层进行曝光和显影，在形成源极、漏极和数据线的区域留下第一光阻，在形成像素电极的区域留下第二光阻，在其他区域移除该光阻层以露出该铜薄膜，其中该第一光阻的厚度大于该第二光阻的厚度；使用可以同时蚀刻该铜薄膜和该透明导电薄膜的蚀刻液，一次性蚀刻去除露出部分的该铜薄膜以及下方的该透明导电薄膜；利用光阻灰化去除位于该像素电极区域上的第二光阻；使用仅蚀刻该铜薄膜但不蚀刻该透明导电薄膜的蚀刻液，蚀刻去除位于该像素电极区域上的该铜薄膜；剥离该第一光阻，最终由该透明导电薄膜制成该像素电极，由该铜薄膜制成该源极、漏极和数据线，且在该源极、漏极和数据线下方重叠有该透明导电薄膜。进一步地，该栅极为该扫描线的一部分。进一步地，该半导体层包括非晶硅和位于该非晶硅上的掺杂非晶硅。进一步地，在进行光阻灰化之前或之后，该制作方法还紧接着包括利用干蚀刻去除位于薄膜晶体管背沟道中的该掺杂非晶硅。进一步地，该透明导电薄膜的膜厚为该铜薄膜的膜厚为进一步地，该透明导电薄膜采用ITO、IZO、ITZO或IGZO。进一步地，该半色调掩膜或灰阶掩模包括与该源极、漏极和数据线相对应的不透光区、与该像素电极区域相对应的半透光区、以及与薄膜晶体管的背沟道和其他区域相对应的透光区。进一步地，该制作方法还包括制作钝化层和公共电极，其中该钝化层覆盖该源极、漏极、数据线、半导体层、像素电极和栅绝缘层，该公共电极形成在该钝化层上。进一步地，该公共电极采用ITO、IZO、ITZO或IGZO。本专利技术还提供一种采用上述的薄膜晶体管阵列基板的制作方法制作形成的薄膜晶体管阵列基板。本专利技术实施例提供的薄膜晶体管阵列基板及制作方法，通过一次半色调掩膜(halftonemask)或灰阶掩模(graytonemask)的使用，以及同时蚀刻铜薄膜和透明导电薄膜的蚀刻液、仅蚀刻铜薄膜但不蚀刻透明导电薄膜的蚀刻液的配合使用，可以同时完成像素电极和源极/漏极的图形化，可以实现节省一道掩膜(mask)，减少所需掩模数量和精简制程，降低制造成本，实现产能提升。而且，铜对硅基材料附着力差，因此铜应用于源极/漏极时，通常需要粘接层(adhesionlayer)辅助增强铜膜的附着力。本实施例中，利用制作像素电极的透明导电薄膜作为源极/漏极的铜薄膜与衬底之间的粘接层，不需要额外沉积其他材料做为铜薄膜的粘接层，简化了制程。附图说明图1是现有技术中薄膜晶体管阵列基板的截面结构示意图。图2是本专利技术实施例中薄膜晶体管阵列基板的制作方法流程图。图3a是本专利技术实施例中制作栅极和扫描线的平面结构示意图。图3b是图3a中沿着III-III线的截面结构示意图。图4a是本专利技术实施例中制作半导体层的平面结构示意图。图4b是图4a中沿着IV-IV线的截面结构示意图。图5a是本专利技术实施例中利用半色调掩膜或灰阶掩模曝光后的平面结构示意图。图5b是图5a中沿着V-V线的截面结构示意图。图6a是本专利技术实施例中进行第一次蚀刻后的平面结构示意图。图6b是图6a中沿着VI-VI线的截面结构示意图。图7a是本专利技术实施例中进行沟道蚀刻和光阻灰化后的平面结构示意图。图7b是图7a中沿着VII-VII线的截面结构示意图。图8a是本专利技术实施例中进行第二次蚀刻后的平面结构示意图。图8b是图8a中沿着VIII-VIII线的截面结构示意图。图9a是本专利技术实施例中去除光阻后的平面结构示意图。图9b是图9a中沿着IX-IX线的截面结构示意图。图10是在图9b基础上制作钝化层和公共电极后的截面结构示意图。具体实施方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术方式及功效，以下结合附图及实施例，对本专利技术的具体实施方式、结构、特征及其功效，详细说明如后。图2是本专利技术实施例中薄膜晶体管阵列基板的制作方法流程图，该制作方法包括步骤：请结合图3a与图3b，在衬底10上沉积栅金属薄膜，对该栅金属薄膜进行一次光刻工艺形成扫描线11和栅极12。本实施例中，栅极12为扫描线11的一部分，但不限于此。请结合图4a与图4b，在衬底10上依次沉积栅绝缘层13和半导体薄膜，对该半导体薄膜进行一次光刻工艺形成半导体层14。本实施例中，半导体层14包括非晶硅(a-Si)14a和位于非晶硅14a上的掺杂非晶硅(n+a-Si)14b，但不限于此，例如，半导体层14还可以是纳米本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法包括：在衬底(10)上沉积栅金属薄膜，对该栅金属薄膜进行一次光刻工艺形成栅极(12)和扫描线(11)；在该衬底(10)上依次沉积栅绝缘层(13)和半导体薄膜，对该半导体薄膜进行一次光刻工艺形成半导体层(14)；在该栅绝缘层(13)上依次沉积透明导电薄膜(15)和铜薄膜(16)；在该铜薄膜(16)上涂覆光阻层(20)，并使用半色调掩膜或灰阶掩模(30)对该光阻层(20)进行曝光和显影，在形成源极(16a)、漏极(16b)和数据线(16c)的区域留下第一光阻(20a)，在形成像素电极(15a)的区域留下第二光阻(20b)，在其他区域移除该光阻层(20)以露出该铜薄膜(16)，其中该第一光阻(20a)的厚度大于该第二光阻(20b)的厚度；使用可以同时蚀刻该铜薄膜(16)和该透明导电薄膜(15)的蚀刻液，一次性蚀刻去除露出部分的该铜薄膜(16)以及下方的该透明导电薄膜(15)；利用光阻灰化去除位于该像素电极(15a)区域上的第二光阻(20b)；使用仅蚀刻该铜薄膜(16)但不蚀刻该透明导电薄膜(15)的蚀刻液，蚀刻去除位于该像素电极(15a)区域上的该铜薄膜(16)；剥离该第一光阻(20a)，最终由该透明导电薄膜(15)制成该像素电极(15a)，由该铜薄膜(16)制成该源极(16a)、漏极(16b)和数据线(16c)，且在该源极(16a)、漏极(16b)和数据线(16c)下方重叠有该透明导电薄膜(15)。...

【技术特征摘要】
1.一种薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法包括：在衬底(10)上沉积栅金属薄膜，对该栅金属薄膜进行一次光刻工艺形成栅极(12)和扫描线(11)；在该衬底(10)上依次沉积栅绝缘层(13)和半导体薄膜，对该半导体薄膜进行一次光刻工艺形成半导体层(14)；在该栅绝缘层(13)上依次沉积透明导电薄膜(15)和铜薄膜(16)；在该铜薄膜(16)上涂覆光阻层(20)，并使用半色调掩膜或灰阶掩模(30)对该光阻层(20)进行曝光和显影，在形成源极(16a)、漏极(16b)和数据线(16c)的区域留下第一光阻(20a)，在形成像素电极(15a)的区域留下第二光阻(20b)，在其他区域移除该光阻层(20)以露出该铜薄膜(16)，其中该第一光阻(20a)的厚度大于该第二光阻(20b)的厚度；使用可以同时蚀刻该铜薄膜(16)和该透明导电薄膜(15)的蚀刻液，一次性蚀刻去除露出部分的该铜薄膜(16)以及下方的该透明导电薄膜(15)；利用光阻灰化去除位于该像素电极(15a)区域上的第二光阻(20b)；使用仅蚀刻该铜薄膜(16)但不蚀刻该透明导电薄膜(15)的蚀刻液，蚀刻去除位于该像素电极(15a)区域上的该铜薄膜(16)；剥离该第一光阻(20a)，最终由该透明导电薄膜(15)制成该像素电极(15a)，由该铜薄膜(16)制成该源极(16a)、漏极(16b)和数据线(16c)，且在该源极(16a)、漏极(16b)和数据线(16c)下方重叠有该透明导电薄膜(15)。2.根据权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，该栅极(12)为该扫描线(11)的一部分。3.根据权利...

【专利技术属性】
技术研发人员：何佳新，郑立彬，
申请(专利权)人：昆山龙腾光电有限公司，
类型：发明
国别省市：江苏;32