封装结构及其制造方法技术

本申请提供一种封装结构及其制造方法，该封装结构包括芯片、阻挡结构以及基板。芯片包括基材以及感光部，该感光部位于该基材上。阻挡结构设置在芯片上并包括第一框围部、第二框围部以及阶梯状开口，第一框围部与第二框围部共同框围感光部而定义出阶梯状开口，阶梯状开口暴露感光部，且第一框围部位于基材上并突出于第二框围部。基板设置于阻挡结构上并覆盖芯片以及阻挡结构。本申请可有效提升制程良率，并提升封装结构整体的可靠性。

【技术实现步骤摘要】

本申请是有关于一种封装结构及其制造方法，且特别是有关于一种芯片的封装结构及其制造方法。
技术介绍
近年来由于多媒体的蓬勃发展，数码图片使用愈趋频繁，相对应许多图片处理装置的需求也愈来愈多。现今许多数码图片产品，包括电脑网络摄影机(web camera)，数码照相机(digital camera)，甚至光学扫描器(scanner)及图片电话等，皆是通过图片传感器(image sensor)来获取图片。图片传感器包括电荷耦合元件图片传感芯片(CCD image sensor chip)及互补式金氧半导体图片传感芯片(CMOS image sensor chip)等，可以灵敏地接收影物(scene)所发出的光线，并将此光线转换为数字信号。由于这些图片传感芯片需要接收光源，因此其封装方式与一般电子产品有所不同。传统进行CMOS图片传感(CMOS Image Sensor,简称CIS)的芯片尺寸封装(Chip Scale Package,简称CSP)时，会先将一整层的阻挡层形成于具有多个芯片的晶圆上，再进行图案化制程，以移除覆盖芯片的部分阻挡层而形成框围芯片的阻挡结构(DAM)。然而，由于阻挡结构须具有一定的厚度以维持其支撑力及结构强度，在此情况下，移除覆盖芯片的部分阻挡层时则易因其厚度较厚而无法完全移除，因而容易有残留物残留在阻挡结构与感光区之间，影响制程的良率，或者需增加阻挡结构与感光区之间的间距，以维持一定的安全距离，然而，此做法会限制阻挡结构的宽度，进而影响封装结构的可靠度。
技术实现思路
本申请提供一种封装结构及其制造方法，其可提升制程良率。本申请的封装结构制造方法包括下列步骤。首先，提供晶圆，前述晶圆
包括多个阵列排列的芯片。形成阻挡层在晶圆上且阻挡层覆盖前述多个芯片。对阻挡层进行图案化制程，以形成阻挡结构，其中阻挡结构包括多个第一框围部、多个第二框围部以及多个阶梯状开口，各第一框围部突出于对应的第二框围部以与对应的第二框围部共同定义出各阶梯状开口。阶梯状开口分别暴露芯片。最后，设置基板在阻挡结构上以覆盖晶圆以及阻挡结构。在本申请的一实施例的封装结构制造方法，其中晶圆可包括多个切割道，前述多个切割道设置在多个芯片之间，以分隔各个芯片。在此实施例中，还包括在设置基板在阻挡结构上之后，沿多个切割道切割晶圆，以形成多个彼此独立的封装结构。本申请的封装结构包括芯片、阻挡结构以及基板。芯片包括基材以及感光部，感光部位于基材上。阻挡结构设置在芯片上并包括第一框围部、第二框围部以及阶梯状开口，第一框围部与第二框围部共同框围感光部而定义出阶梯状开口，阶梯状开口暴露感光部，且第一框围部位于基材上并突出于第二框围部。基板设置在阻挡结构上并覆盖芯片以及阻挡结构。在本申请的一实施例中，上述的图案化制程的步骤还包括：首先，形成图案化光罩层在阻挡层上，其中图案化光罩层包括多个图案化开口。芯片分别位于图案化开口在晶圆上的正投影范围内，各图案化开口包括第一开口以及多个第二开口，第二开口分别环绕第一开口，以分别暴露对应的部分阻挡层，且第二开口的开口面积往远离第一开口的方向逐渐减小。接着，对阻挡层进行曝光显影制程，以移除被图案化开口所暴露的部分阻挡层而形成阶梯状开口。在本申请的一实施例中，上述的图案化制程的步骤还包括：形成图案化光罩层在阻挡层上，其中图案化光罩层包括多个光罩图案，分别覆盖芯片在阻挡层上的正投影范围，各光罩图案包括光阻部以及多个第一开口，第一开口分别环绕光阻部设置，并暴露对应的部分阻挡层，且第一开口的开口面积往远离光阻部的方向逐渐增大。接着，对阻挡层进行曝光显影制程，以移除多个图案化开口中未被多个第一开口所暴露的部分阻挡层而形成多个阶梯状开口。在本申请的一实施例的封装结构制造方法，上述的各个第一框围部至对应的芯片的最短距离小于200微米。在本申请的一实施例的封装结构制造方法，上述的各个第一框围部至对应的芯片的最短距离小于对应的第二框围部至对应的芯片的最短距离。在本申请的一实施例的封装结构制造方法，上述的阻挡结构为一体成型。在本申请的一实施例的封装结构制造方法，上述的基板为透明基板。在本申请的一实施例的封装结构制造方法，上述的多个芯片为图片传感芯片。在本申请的一实施例的封装结构制造方法，还包括设置第一线路层在晶圆的上表面，多个芯片电性连接第一线路层。另外，此实施例的制造方法还包括：形成多个导通孔于晶圆。接着，形成第二线路层在晶圆相对上表面的下表面，且多个导通孔电性连接第一线路层以及第二线路层。最后，形成多个焊球于下表面，且多个焊球电性连接第二线路层。在本申请的一实施例中，前述封装结构还包括第一线路层、第二线路层、多个导通孔以及多个焊球。第一线路层设置在基材的上表面，感光部位于上表面并电性连接第一线路层。第二线路层设置在基材相对上表面的下表面。多个导通孔设置于基材并电性连接第一线路层以及第二线路层。多个焊球设置于下表面并电性连接第二线路层。基于上述，本申请利用图案化制程而形成具有阶梯状开口的阻挡结构，以降低阻挡结构最靠近感光区的部分的厚度，因而可减少阻挡结构因厚度较厚而在图案化制程后易产生阻挡结构残留或移除不均的情形。此外，若阻挡结构在图案化制程之后仍有少数残留物的情形，也可通过其阶梯状的开口而轻易将待移除的残留物清除。因此，本申请确实可有效提升制程良率，并提升封装结构整体的可靠性。为让本申请的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是本申请的一实施例的一种封装结构制造方法流程图；图2A-2F是本申请一实施例的一种封装结构示意图；图3是本申请另一实施例的一种封装结构的剖面示意图；图4A-4E是本申请另一实施例的一种封装结构的剖面示意图。附图标记说明：100：封装结构；110：晶圆；110a：切割道；112、212：第一线路层；114、214：基材；118a：导通孔；118b：电镀层；120、220：感光部；125、225：芯片；130、130'：阻挡层；132a、134a、136a、138a：待移除框围部；140：阻挡结构；142：第一框围部；144：第二框围部；146：第三框围部；148：第四框围部；160、265：第二线路层；170：防焊层；180、280：基板；190、290：焊球；230：第一阻挡层；230a：第一待移除阻挡结构；232：第一开口区域；240：第一阻挡结构；250：第二阻挡层；250a：第二待移除阻挡结构；252；第二开口区域；260：第二阻挡结构；A、A'、B、C：图案化光罩层；A1、A2'：第一开口；A1'：光阻部；A2：第二开口；S：阶梯状开口。具体实施方式有关本申请的前述及其他
技术实现思路
、特点与功效，在以下配合附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本申请。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。图1是本申请的一实施例的一种封装结构制造方法流程图。图2A-2F是本申请一实施例的一种封装结构示意图。本实施例的封装结构的制作方法包括下列步骤。请同时参考图1以及本文档来自技高网...

【技术保护点】
一种封装结构制造方法，其特征在于，包括：提供晶圆，包括多个阵列排列的芯片；形成阻挡层在所述晶圆上且所述阻挡层覆盖该些芯片；对所述阻挡层进行图案化制程，以形成阻挡结构，其中所述阻挡结构包括多个第一框围部、多个第二框围部以及多个阶梯状开口，各所述第一框围部突出于对应的第二框围部以与对应的第二框围部共同定义出各所述阶梯状开口，该些阶梯状开口分别暴露该些芯片；以及设置基板在所述阻挡结构上以覆盖所述晶圆以及所述阻挡结构。

【技术特征摘要】
1.一种封装结构制造方法，其特征在于，包括：提供晶圆，包括多个阵列排列的芯片；形成阻挡层在所述晶圆上且所述阻挡层覆盖该些芯片；对所述阻挡层进行图案化制程，以形成阻挡结构，其中所述阻挡结构包括多个第一框围部、多个第二框围部以及多个阶梯状开口，各所述第一框围部突出于对应的第二框围部以与对应的第二框围部共同定义出各所述阶梯状开口，该些阶梯状开口分别暴露该些芯片；以及设置基板在所述阻挡结构上以覆盖所述晶圆以及所述阻挡结构。2.根据权利要求1所述的封装结构制造方法，其特征在于，所述晶圆还包括多个切割道，该些切割道设置于该些芯片之间，以分隔该些芯片。3.根据权利要求2所述的封装结构制造方法，其特征在于，还包括：在设置所述基板于所述阻挡结构上之后，沿该些切割道切割所述晶圆，以形成多个彼此独立的封装结构。4.根据权利要求1所述的封装结构制造方法，其特征在于，所述图案化制程的步骤还包括：形成图案化光罩层在所述阻挡层上，其中所述图案化光罩层包括多个图案化开口，该些芯片分别位于该些图案化开口在所述晶圆上的正投影范围内，各所述图案化开口包括第一开口以及多个第二开口，该些第二开口分别环绕所述第一开口，以分别暴露对应的部分所述阻挡层，且该些第二开口的开口面积往远离所述第一开口的方向逐渐减小；以及对所述阻挡层进行曝光显影制程，以移除被该些图案化开口所暴露的部分所述阻挡层而形成该些阶梯状开口。5.根据权利要求1所述的封装结构制造方法，其特征在于，所述图案化制程的步骤还包括：形成图案化光罩层在所述阻挡层上，其中所述图案化光罩层包括多个光罩图案，分别覆盖该些芯片在所述阻挡层上的正投影范围，各所述光罩图案包括光阻部以及多个第一开口，该些第一开口分别环绕所述光阻部设置，并暴露对应的部分所述阻挡层，且所述第一开口的开口面积往远离所述光阻部的方向逐渐增大；以及对所述阻挡层进行曝光显影制程，以移除该些光罩图案中未被该些第一开口所暴露的部分所述阻挡层而形成该些阶梯状开口。6.根据权利要求1所述的封装结构制造方法，其特征在于，各所述第一框围部至对应的芯片的最短距离小于200微米。7.根据权利要求1所述的封装结构制造方法，其特征在于，各所述第一框围部至对应的芯片的最短距离小于对应的第二框围部至对应的芯片的最短距离。8.根据权...

【专利技术属性】
技术研发人员：黄昆永，徐守谦，赵伟钧，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：中国台湾;71