一种阵列基板及其制备方法、显示面板技术

本发明专利技术提供一种阵列基板及其制备方法、显示面板，涉及显示技术领域，可提高显示均一性。该阵列基板包括设置在衬底上的相互绝缘的第一电极和第二电极；第一电极包括多个电连接的第一电极条，第二电极包括多个电连接的第二电极条；第一电极和第二电极在衬底上的正投影中，第一电极条和第二电极条交替且平行排列，且针对任一个第一电极条，与沿第一方向相邻的第二电极条在任意位置处的间距S1均相等，与沿第二方向相邻的第二电极条在任意位置处的间距S2均相等；第一方向和第二方向为相反方向；在沿第一电极条延伸方向的不同位置处，第一电极条的宽度不同；在沿第二电极条延伸方向的不同位置处，第二电极条的宽度不同。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种阵列基板及其制备方法、显示面板。
技术介绍
随着液晶显示技术的发展，薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)广泛地应用与各个领域。现有的薄膜晶体管液晶显示器中包括显示面板，显示面板包括阵列基板、液晶层和对盒基板。其中，阵列基板上设置有公共电极和像素电极。现有技术中阵列基板上的公共电极或像素电极一般采用沉积工艺或溅射工艺形成透明导电薄膜，然后在其上形成光刻胶，采用掩模板对光刻胶进行图案化，再以图案化的光刻胶为掩模进行刻蚀得到图案化的公共电极或像素电极。其中，现有技术中的一种公共电极和像素电极的设置方式，如图1所示，是将设置在衬底10上的公共电极200分为多个电连接的公共电极条210，像素电极100分为多个电连接的像素电极条110，每个公共电极条210的宽度相等，每个像素电极条110的宽度相等，且每个公共电极条210和与其相邻的像素电极条110之间的间距S1＝S2。然而，通常现有的工艺在制造过程中会产生关键尺寸偏差(CDbias)，即实际制造出来的电极条的宽度与期望形成的电极条的宽度之间的偏差，导致公共电极条210和像素电极条110实际的间距与期望形成的间距之间出现偏差，而导致公共电极200和像素电极100之间形成的电场不均一，从而导致整个面板显示亮度不均一。
技术实现思路
本专利技术的实施例提供一种阵列基板及其制备方法、显示面板，可提高制作电极过程中对关键尺寸偏差的容忍度，从而提高显示均一性。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面，提供一种阵列基板，包括多个子像素，所述子像素包括设置在衬底上的第一电极和第二电极，所述第一电极和所述第二电极相互绝缘；所述第一电极包括多个电连接的第一电极条，所述第二电极包括多个电连接的第二电极条；所述第一电极和所述第二电极在所述衬底上的正投影中，所述第一电极条和所述第二电极条交替且平行排列，且针对任一个所述第一电极条，与沿第一方向相邻的所述第二电极条在任意位置处的间距S1均相等，与沿第二方向相邻的所述第二电极条在任意位置处的间距S2均相等。其中，所述第一方向和所述第二方向为相反方向；在沿所述第一电极条延伸方向的不同位置处，所述第一电极条的宽度不同；在沿所述第二电极条延伸方向的不同位置处，所述第二电极条的宽度不同。优选的，所述第一方向和所述第二方向均为垂直于所述第一电极条和所述第二电极条的方向。优选的，每个子像素均包括第一畴和第二畴；所述第一畴中，S1大于S2，所述第二畴中，S1小于S2。或者，所述第一畴中，部分所述第一电极条和所述第二电极条中，S1大于S2，其余部分所述第一电极条和所述第二电极条中，S1小于S2；所述第二畴中，部分所述第一电极条和所述第二电极条中，S1大于S2，其余部分所述第一电极条和所述第二电极条中，S1小于S2。进一步优选的，每个子像素还包括与所述第一畴镜像对称的第三畴、以及与所述第二畴镜像对称的第四畴。优选的，任意相邻的两个子像素分别包括第一畴和第二畴；所述第一畴中，S1大于S2；所述第二畴中，S1小于S2。或者，所述第一畴中，部分所述第一电极条和所述第二电极条中，S1大于S2，其余部分所述第一电极条和所述第二电极条中，S1小于S2；所述第二畴中，部分所述第一电极条和所述第二电极条中，S1大于S2，其余部分所述第一电极条和所述第二电极条中，S1小于S2。优选的，在所述第一畴和所述第二畴中，用于使S1大于S2的第一电极条和第二电极条的个数与用于使S1小于S2的第一电极条和第二电极条的个数相等。基于上述，优选的，所述第一电极条的宽度基准值M为3.1±1.5μm，在沿所述第一电极条延伸方向的不同位置处，所述第一电极条的宽度在M±0.5之间范围内变化；所述第二电极条的宽度基准值N为2.1±1.5μm，在沿所述第二电极条延伸方向的不同位置处，所述第二电极条的宽度在N±0.5之间范围内变化；其中，M＞N。进一步优选的，所述第一电极条的宽度基准值M为3.1μm，在沿所述第一电极条延伸方向的不同位置处，所述第一电极条的宽度在M±0.3之间范围内变化；所述第二电极条的宽度基准值N为2.1μm，在沿所述第二电极条延伸方向的不同位置处，所述第二电极条的宽度在N±0.3之间范围内变化；其中，在每一畴中，所述第一电极条等分为9段，第1、3、5、7、9段的所述第一电极条的宽度为M，第2、4、6、8从M-0.3依次递增0.2变化；在每一畴中，所述第二电极条等分为9段，第1、3、5、7、9段的所述第二电极条的宽度为N，第2、4、6、8从N+0.3依次递减0.2变化。优选的，所述第一电极和所述第二电极均为透明电极。进一步优选的，所述第一电极为公共电极，所述第二电极为像素电极；所述阵列基板还包括栅线、与所述栅线同层的公共电极线、以及数据线、与所述数据线同层的辅助金属线；所述公共电极与所述公共电极线和所述辅助金属线均电连接。优选的，所述阵列基板还包括薄膜晶体管，所述薄膜晶体管为U型薄膜晶体管。第二方面，提供一种显示面板，包括上述第一方面所述的阵列基板。第三方面，提供一种阵列基板的制备方法，所述阵列基板包括多个子像素，所述子像素包括形成在衬底上的第一电极和第二电极，所述第一电极和所述第二电极相互绝缘且位于不同层；所述第一电极包括多个电连接的第一电极条，所述第二电极包括多个电连接的第二电极条；所述第一电极和所述第二电极在所述衬底上的正投影中，所述第一电极条和所述第二电极条交替且平行排列，且针对任一个所述第一电极条，与沿第一方向相邻的所述第二电极条在任意位置处的间距S1均相等，与沿第二方向相邻的所述第二电极条在任意位置处的间距S2均相等。其中，所述第一方向和所述第二方向为相反方向；在沿所述第一电极条延伸方向的不同位置处，所述第一电极条的宽度不同；在沿所述第二电极条延伸方向的不同位置处，所述第二电极条的宽度不同。优选的，所述第一电极为公共电极，所述第二电极为像素电极；所述制备方法还包括形成栅线、与所述栅线同层的公共电极线、以及数据线、与所述数据线同层的辅助金属线；所述公共电极与所述公共电极线和所述辅助金属线均电连接。进一步优选的，形成所述栅线、所述公共电极线、所述数据线、所述辅助电极线、所述像素电极和所述公共电极，具体包括：在衬底上通过一次构图工艺形成所述栅线、与所述栅线平行的公共电极线；在形成所述栅线和所述公共电极线的衬底上，通过一次构图工艺形成第一绝缘层，所述第一绝缘层包括露出所述公共电极线的第一过孔；在形成所述第一绝缘层的衬底上，通过一次构图工艺形成所述公共电极，所述公共电极通过所述第一过孔与所述公共电极线电连接；在形成所述公共电极的衬底上，通过一次构图工艺形成第二绝缘层，所述第二绝缘层包括露出所述公共电极的第二过孔；在形成所述第二绝缘层的衬底上，通过一次构图工艺形成半导体层、漏极、所述数据线、以及与所述数据线平行的所述辅助电极线；所述辅助电极线通过所述第二过孔与所述公共电极电连接；在形成所述漏极、所述数据线的衬底上，通过一次构图工艺形成钝化层，所述钝化层包括位于漏极上方的第三过孔；在形成所述钝化层的衬底上，通过一次构图工艺形成所述像素电极，本文档来自技高网...

【技术保护点】
一种阵列基板，包括多个子像素，所述子像素包括设置在衬底上的第一电极和第二电极，所述第一电极和所述第二电极相互绝缘；所述第一电极包括多个电连接的第一电极条，所述第二电极包括多个电连接的第二电极条；其特征在于，所述第一电极和所述第二电极在所述衬底上的正投影中，所述第一电极条和所述第二电极条交替且平行排列，且针对任一个所述第一电极条，与沿第一方向相邻的所述第二电极条在任意位置处的间距S1均相等，与沿第二方向相邻的所述第二电极条在任意位置处的间距S2均相等；其中，所述第一方向和所述第二方向为相反方向；在沿所述第一电极条延伸方向的不同位置处，所述第一电极条的宽度不同；在沿所述第二电极条延伸方向的不同位置处，所述第二电极条的宽度不同。

【技术特征摘要】
1.一种阵列基板，包括多个子像素，所述子像素包括设置在衬底上的第一电极和第二电极，所述第一电极和所述第二电极相互绝缘；所述第一电极包括多个电连接的第一电极条，所述第二电极包括多个电连接的第二电极条；其特征在于，所述第一电极和所述第二电极在所述衬底上的正投影中，所述第一电极条和所述第二电极条交替且平行排列，且针对任一个所述第一电极条，与沿第一方向相邻的所述第二电极条在任意位置处的间距S1均相等，与沿第二方向相邻的所述第二电极条在任意位置处的间距S2均相等；其中，所述第一方向和所述第二方向为相反方向；在沿所述第一电极条延伸方向的不同位置处，所述第一电极条的宽度不同；在沿所述第二电极条延伸方向的不同位置处，所述第二电极条的宽度不同。2.根据权利要求1所述的阵列基板，其特征在于，所述第一方向和所述第二方向均为垂直于所述第一电极条和所述第二电极条的方向。3.根据权利要求1所述的阵列基板，其特征在于，每个子像素均包括第一畴和第二畴；所述第一畴中，S1大于S2，所述第二畴中，S1小于S2；或者，所述第一畴中，部分所述第一电极条和所述第二电极条中，S1大于S2，其余部分所述第一电极条和所述第二电极条中，S1小于S2；所述第二畴中，部分所述第一电极条和所述第二电极条中，S1大于S2，其余部分所述第一电极条和所述第二电极条中，S1小于S2。4.根据权利要求3所述的阵列基板，其特征在于，每个子像素还包括与所述第一畴镜像对称的第三畴、以及与所述第二畴镜像对称的第四畴。5.根据权利要求1所述的阵列基板，其特征在于，任意相邻的两个子像素分别包括第一畴和第二畴；所述第一畴中，S1大于S2；所述第二畴中，S1小于S2；或者，所述第一畴中，部分所述第一电极条和所述第二电极条中，S1大于S2，其余部分所述第一电极条和所述第二电极条中，S1小于S2；所述第二畴中，部分所述第一电极条和所述第二电极条中，S1大于S2，其余部分所述第一电极条和所述第二电极条中，S1小于S2。6.根据权利要求3或5所述的阵列基板，其特征在于，在所述第一畴和所述第二畴中，用于使S1大于S2的第一电极条和第二电极条的个数与用于使S1小于S2的第一电极条和第二电极条的个数相等。7.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述第一电极条的宽度基准值M为3.1±1.5μm，在沿所述第一电极条延伸方向的不同位置处，所述第一电极条的宽度在M±0.5之间范围内变化；所述第二电极条的宽度基准值N为2.1±1.5μm，在沿所述第二电极条延伸方向的不同位置处，所述第二电极条的宽度在N±0.5之间范围内变化；其中，M＞N。8.根据权利要求7所述的阵列基板，其特征在于，所述第一电极条的宽度基准值M为3.1μm，在沿所述第一电极条延伸方向的不同位置处，所述第一电极条的宽度在M±0.3之间范围内变化；所述第二电极条的宽度基准值N为2.1μm，在沿所述第二电极条延伸方向的不同位置处，所述第二电极条的宽度在N±0.3之间范围内变化；其中，在每一畴中，所述第一电极条等分为9段，第1、3、5、7、9段的所述第...

【专利技术属性】
技术研发人员：李会，林允植，崔贤植，刘立伟，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11