阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术提供一种阵列基板及其制备方法、显示装置，属于阵列基板技术领域，其可至少部分解决现有的阵列基板容易因为像素电极的偏移产生显示异常的问题。本发明专利技术的阵列基板制备方法包括依次形成公共电极线、第一绝缘层、像素电极、第二绝缘层的步骤，以及形成连通至所述公共电极线的过孔的步骤，且在形成所述过孔后还包括：通过构图工艺形成覆盖所述过孔的公共电极，该构图工艺包括对覆盖有所述公共电极的过孔的一部分进行刻蚀以形成隔离区；所述隔离区包括所述过孔的第一边缘内侧的区域，所述第一边缘为所述过孔与像素电极相邻或叠置的边缘，所述过孔还包括不与所述像素电极相邻也不与所述像素电极叠置的第二边缘。

Array substrate, method for producing the same, and display device

The present invention provides an array substrate and a preparation method thereof, display device, and belongs to the technical field of the array substrate, which can at least partially solve the existing array substrate, pixel electrodes produced easily because of offset display problem. The invention relates to a preparation method of array substrate includes a common electrode wire, sequentially forming a first insulating layer, a pixel electrode, a second insulating layer and step forming holes communicated with the common electrode line step, and in the formation of the hole also includes: through the patterning process form a common electrode covering the through hole, the composition process including part of the public electrode are covered via the etching to form the first isolation region; the inside edge of the isolation region including the hole area, the first edge for the hole and the pixel electrode adjacent or overlapping the edges the hole also includes not adjacent to the pixel electrode or the pixel electrode and the second edge stacked.

【技术实现步骤摘要】
阵列基板及其制备方法、显示装置
本专利技术属于阵列基板
，具体涉及一种阵列基板及其制备方法、显示装置。
技术介绍
对于HADS模式的液晶显示装置，像素电极2和公共电极12均设于阵列基板中。如图1、图2所示，公共电极线11与栅线3同层设置，并位于阵列基板的基底9上，其上覆盖栅绝缘层91(第一绝缘层)；板状的像素电极2设于栅绝缘层91上，其上覆盖钝化层92(第二绝缘层)；狭缝式的公共电极12设在钝化层92上，且需要通过栅绝缘层91和钝化层92中的过孔5与公共电极线11相连以获得信号。为避免公共电极12与像素电极2导通，以上过孔5设于相邻像素电极2之间的位置。随着分辨率的提高，相邻像素电极2间的距离越来越小，过孔5和与其相邻的像素电极2间的距离也越来越小(如只有3微米)。而在实际制备工艺中，像素电极2的位置可能存在一定偏差，如图3、图4所示，若像素电极2偏移而与过孔5部分重叠，则会导致过孔5处有像素电极2暴露，像素电极2下方的栅绝缘层91也无法被除去；而在继续形成公共电极12时，则公共电极12会在过孔5中与像素电极2接触并导通，由此导致像素电极2接入公共电压，相应像素的显示异常。
技术实现思路
本专利技术至少部分解决现有的阵列基板容易因为像素电极的偏移产生显示异常的问题，提供一种可避免显示异常的阵列基板及其制备方法、显示装置。解决本专利技术技术问题所采用的技术方案是一种阵列基板制备方法，包括依次形成公共电极线、第一绝缘层、像素电极、第二绝缘层的步骤，以及形成连通至所述公共电极线的过孔的步骤，且在形成所述过孔后还包括：通过构图工艺形成覆盖所述过孔的公共电极，该构图工艺包括对覆盖有所述公共电极的过孔的一部分进行刻蚀以形成隔离区；所述隔离区包括所述过孔的第一边缘内侧的区域，所述第一边缘为所述过孔与像素电极相邻或叠置的边缘，所述过孔还包括不与所述像素电极相邻也不与所述像素电极叠置的第二边缘。优选的是，所述过孔的部分位置设有所述像素电极。优选的是，所述隔离区为沿所述过孔第一边缘内侧分布的条形区域。优选的是，所述公共电极线包括条状的本体和设于本体一侧的凸出部，所述过孔连通至所述凸出部。进一步优选的是，所述过孔覆盖所述凸出部。进一步优选的是，所述凸出部远离所述本体的一侧的边缘与像素电极相邻或叠置；所述过孔的第一边缘对应所述凸出部的远离所述本体的一侧的边缘。解决本专利技术技术问题所采用的技术方案是一种阵列基板，其包括基底和在远离基底的方向上依次设置的公共电极线、第一绝缘层、像素电极、第二绝缘层、公共电极；且所述阵列基板还包括连通至所述公共电极线且被公共电极覆盖的过孔；所述过孔的第一边缘与像素电极相邻或叠置，所述过孔还包括不与像素电极相邻也不与像素电极叠置的第二边缘；所述公共电极在隔离区中设有开口，所述隔离区包括过孔的第一边缘内侧的区域。优选的是，所述像素电极有一部分位于过孔内，所述像素电极在对应隔离区的位置设有沟槽，所述像素电极在过孔内的部分与过孔外的部分被所述沟槽隔开。优选的是，所述隔离区为沿所述过孔第一边缘内侧分布的条形区域。优选的是，所述公共电极线包括条状的本体和设于本体一侧的凸出部，所述过孔连通至所述凸出部。解决本专利技术技术问题所采用的技术方案是一种显示装置，其包括以上所述的任意一种阵列基板。本专利技术的阵列基板制备方法中，在形成公共电极时，要在过孔靠近像素电极的第一边缘内侧也刻蚀形成开口。当过孔与像素电极发生重叠时，则过孔第一边缘内侧有像素电极，由于像素电极与公共电极材料相同，故在刻蚀公共电极时会将开口处的像素电极也一起除去，从而将像素电极和公共电极连接的部分与像素电极的其它部分切断，由此避免真正起到显示作用的像素电极与公共电极导通，消除显示异常。附图说明图1为现有的一种阵列基板的俯视结构示意图；图2为图1中沿AA’的剖面结构示意图；图3为现有的一种阵列基板在像素电极发生偏移时的俯视结构示意图；图4为图3中沿BB’的剖面结构示意图；图5为本专利技术实施例的一种阵列基板的俯视结构示意图；图6为图1中沿CC’的剖面结构示意图；图7为本专利技术实施例的一种阵列基板在像素电极发生偏移时的俯视结构示意图；图8为图7中沿DD’的剖面结构示意图；图9为图7中过孔附近的公共电极的局部结构示意图；图10为图7中过孔附近的像素电极的局部结构示意图；其中，附图标记为：11、公共电极线；12、公共电极；121、开口；2、像素电极；21、沟槽；3、栅线；4、隔离区；5、过孔；9、基底；91、栅绝缘层；92、钝化层。具体实施方式为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术作进一步详细描述。在本专利技术中，两结构“同层设置”是指二者是由同一个材料层经构图工艺后形成的，故它们在层叠关系上处于相同层中，但并不代表它们与基底间的距离必然相等。在本专利技术中，“光刻工艺”是构图工艺的一种具体形式，其是用完整的材料层形成特定的图形结构的工艺，具体包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步。实施例1：如图5至图10所示，本实施例提供一种阵列基板制备方法，包括依次形成公共电极线11、第一绝缘层(栅绝缘层91)、像素电极2、第二绝缘层(钝化层92)的步骤，以及形成连通至公共电极线11的过孔5的步骤，且在形成过孔5后还包括：通过构图工艺形成覆盖过孔5的公共电极12，该构图工艺包括对覆盖有公共电极12的过孔5的一部分进行刻蚀以形成隔离区4；隔离区4包括过孔5的第一边缘内侧的区域，第一边缘为过孔5与像素电极2相邻或叠置的边缘，过孔5还包括不与像素电极2相邻也不与像素电极2叠置的第二边缘。其中，过孔5一侧与像素电极2相邻，故过孔5该侧的边缘(第一边缘)可与像素电极2相邻；而当像素电极2偏移时，或者故意将像素电极2设计成与过孔5部分重叠时，该第一边缘会与像素电极2重叠，故过孔5第一边缘内侧的部分区域中会有像素电极2。同时，过孔5的另一侧与像素电极2之间设有栅线3等，故过孔5该侧的边缘(第二边缘)不与像素电极2相邻；且即使像素电极2偏移时，该第二边缘也不会与像素电极2重叠(因为像素电极2不会偏移很多)。也就是说，过孔5第二边缘内侧的部分区域是不会有像素电极2的。本实施例的阵列基板制备方法中，在形成公共电极12(如刻蚀公共电极12中的狭缝)时，需要在过孔5靠近像素电极2的第一边缘内侧(隔离区4)也刻蚀形成开口121。当过孔5与像素电极2发生重叠时，过孔5第一边缘内侧(隔离区4)会有像素电极2，由于像素电极2与公共电极12材料相同，故在刻蚀公共电极12形成开口121时，会将开口121处(隔离区4)的像素电极2也一起除去，从而可将像素电极2和公共电极12连接的部分与像素电极2的其它部分切断，故真正起到显示作用的像素电极2不会与公共电极12连接，可避免显示异常。同时，由于过孔5还具有不与像素电极2相邻的第二边缘，故其第二边缘内侧是不会有像素电极2的，因此公共电极12仍可在第二边缘内侧与公共电极线11相连，公共电极信号的正常传输。下面对本实施例的阵列基板制备方法进行详细介绍，其包括以下步骤：S101、在基底9上，通过光刻工艺形成包括公共电极线11的图形。也就是说，用金属等材料在玻璃等的基底9上形成公共电极线11。其中，在形成公共电极本文档来自技高网...

【技术保护点】
一种阵列基板制备方法，包括依次形成公共电极线、第一绝缘层、像素电极、第二绝缘层的步骤，以及形成连通至所述公共电极线的过孔的步骤，其特征在于，在形成所述过孔后还包括：通过构图工艺形成覆盖所述过孔的公共电极，该构图工艺包括对覆盖有所述公共电极的过孔的一部分进行刻蚀以形成隔离区；所述隔离区包括所述过孔的第一边缘内侧的区域，所述第一边缘为所述过孔与像素电极相邻或叠置的边缘，所述过孔还包括不与所述像素电极相邻也不与所述像素电极叠置的第二边缘。

【技术特征摘要】
1.一种阵列基板制备方法，包括依次形成公共电极线、第一绝缘层、像素电极、第二绝缘层的步骤，以及形成连通至所述公共电极线的过孔的步骤，其特征在于，在形成所述过孔后还包括：通过构图工艺形成覆盖所述过孔的公共电极，该构图工艺包括对覆盖有所述公共电极的过孔的一部分进行刻蚀以形成隔离区；所述隔离区包括所述过孔的第一边缘内侧的区域，所述第一边缘为所述过孔与像素电极相邻或叠置的边缘，所述过孔还包括不与所述像素电极相邻也不与所述像素电极叠置的第二边缘。2.根据权利要求1所述的阵列基板制备方法，其特征在于，所述过孔的部分位置设有所述像素电极。3.根据权利要求1所述的阵列基板制备方法，其特征在于，所述隔离区为沿所述过孔第一边缘内侧分布的条形区域。4.根据权利要求1所述的阵列基板制备方法，其特征在于，所述公共电极线包括条状的本体和设于本体一侧的凸出部，所述过孔连通至所述凸出部。5.根据权利要求4所述的阵列基板制备方法，其特征在于，所述过孔覆盖所述凸出部。6.根据权利要求5所述的阵列基板制备方法，其特征在于，所述凸出部远离所述本体的一...

【专利技术属性】
技术研发人员：贾丕健，郝昭慧，李琳，孟令琦，石虎兆，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京,11