半导体器件制造技术

本发明专利技术提供一种半导体器件，本发明专利技术的课题在于提供适用了FinFET的延迟电路。半导体器件具有第一反相器和与其串联连接的第二反相器。第一及第二反相器分别具有p沟道型晶体管和n沟道型晶体管。构成第二反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数分别比构成第一反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数少。

【技术实现步骤摘要】

本专利技术涉及半导体器件，能够适用于例如FinFET的延迟用反相器电路。
技术介绍
提出了一种场效应晶体管(以下称为鳍片式场效应晶体管，简写为FinFET)，其以抑制伴随微型化而产生的短沟道效应等为目的，具有从衬底平面向上方突出的突起半导体层，至少在该突起半导体层的与衬底平面大致垂直的两平面(两侧面)形成沟道区域(例如，国际公开2006/132172号)。FinFET成为在二维的衬底上建立三维的构造的形状，若衬底面积相同，则与平面的晶体管相比栅极体积变得更大。由于构成为栅极“包裹”沟道的构造，所以栅极的沟道控制性高，大幅度削减了在器件截止状态时的漏电流。由此，能够设定低的阈值电压，能够得到最佳的开关速度和耗电量。现有技术文献专利文献专利文献1：国际公开2006/132172号说明书
技术实现思路
本专利技术的课题是提供适于FinFET的延迟电路。简单地说明本专利技术的代表性的结构的概要如下所述。即，半导体器件具有第一反相器和与其串联连接的第二反相器。第一及第二反相器分别具有p沟道型晶体管和n沟道型晶体管。构成第二反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数分别比构成第一反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数少。专利技术效果根据上述半导体器件，能够构成恰当的延迟电路。附图说明图1A是用于说明实施例1的半导体器件的俯视图。图1B是用于说明实施例1的半导体器件的电路图。图2是用于说明实施例2的半导体器件的俯视图。图3A是用于说明实施例3的半导体器件的俯视图。图3B是用于说明实施例3的半导体器件的电路图。图4A是用于说明实施例4的半导体器件的俯视图。图4B是放大图4A的一部分的俯视图。图5A是沿图4B的A’-A”线的剖视图。图5B是沿图4B的B’-B”线的剖视图。图5C是沿图4B的C’-C”线的剖视图。图5D是沿图4B的D’-D”线的剖视图。图5E是沿图4B的E’-E”线的剖视图。图5F是沿图4B的F’-F”线的剖视图。图6A是用于说明实施例5的半导体器件的俯视图。图6B是放大图6A的一部分的俯视图。图7A是用于说明实施例6的半导体器件的俯视图。图7B是放大图7A的一部分的俯视图。图8是沿图7B的G’-G”线的剖视图。图9A是用于说明实施例7的半导体器件的俯视图。图9B是放大图9A的一部分的俯视图。图10A是沿图9B的H’-H”线的剖视图。图10B是沿图9B的I’-I”线的剖视图。图10C是沿图9B的J’-J”线的剖视图。图11A是用于说明实施例8的半导体器件的俯视图。图11B是放大图11A的一部分的俯视图。图12A是沿图11B的K’-K”线的剖视图。图12B是沿图11B的L’-L”线的剖视图。图12C是沿图11B的M’-M”线的剖视图。图13是用于说明实施方式的半导体器件的俯视图。其中，附图标记说明如下：100 半导体器件110 第一反相器111p 第一p沟道型晶体管111n 第一n沟道型晶体管12p 第一活性区域12n 第二活性区域13 第一栅电极13d 虚设栅电极14dp 第二局部连接布线14dn 第四局部连接布线14sp 第一局部连接布线14sn 第三局部连接布线15g、15dp、15sn、15sp、15sn 连接柱16i 输入用金属布线16io 连接用金属布线16o 输出用金属布线16vd 第一电源用金属布线16vs 第二电源用金属布线120 第二反相器121p 第二p沟道型晶体管121n 第二n沟道型晶体管42p 第三活性区域42n 第四活性区域43 第二栅电极44dp 第六局部连接布线44dn 第八局部连接布线44sp 第五局部连接布线44sn 第七局部连接布线45g、45dp、45sn、45sp、45sn 连接柱46i 输入用金属布线46o 输出用金属布线具体实施方式以下，使用附图对实施方式及实施例进行说明。在此，在以下的说明中，对同一构成要素标注同一附图标记并省略重复的说明。此外，附图为了进一步明确说明内容，与实际相比，有时示意性地表示各部件的宽度、厚度、形状等，但只不过是一例，不限定本专利技术的解释。＜实施方式＞首先，使用图13对实施方式的半导体器件进行说明。图13是表示实施方式的半导体器件的俯视图。实施方式的半导体器件100具有第一反相器110和与第一反相器110串联连接的第二反相器120。第一反相器110具有第一p沟道型晶体管111p和第一n沟道型晶体管111n。第二反相器120具有第二p沟道型晶体管121p和第二n沟道型晶体管121n。第一p沟道型晶体管111p具有第一活性区域12p、第一栅电极13、第一局部连接布线14sp和第二局部连接布线14dp。第一活性区域12p由突起半导体层构成，沿第一方向(X方向)延伸。第一栅电极13沿第二方向(Y方向)延伸。第二局部连接布线14sn沿第二方向延伸，并与第一活性区域的漏极侧连接。第一n沟道型晶体管111n具有第二活性区域12n、第一栅电极13、第三局部连接布线14sn和第四局部连接布线14dn。第二活性区域12n由突起半导体层构成，沿第一方向延伸。第三局部连接布线14sn
沿第二方向延伸，并与第二活性区域12n的源极侧连接。第四局部连接布线14dn沿第二方向延伸，并与第二活性区域12n的漏极侧连接。第二p沟道型晶体管121p具有第三活性区域42p、第二栅电极43、第五局部连接布线44sp和第六局部连接布线44dp。第三活性区域42p由突起半导体层构成，并沿第一方向延伸。第二栅电极43沿第二方向延伸。第五局部连接布线44sp沿第二方向延伸，并与第三活性区域42p的源极侧连接。第六局部连接布线44dp沿第二方向延伸，并与第三活性区域42p的漏极侧连接。第二n沟道型晶体管121n具有第四活性区域42n、第二栅电极43、第七局部连接布线44sn和第八局部连接布线44dn。第四活性区域42n由突起半导体层构成，并沿第一方向延伸。第七局部连接布线44sn沿上述第二方向延伸，并与上述第四活性区域42n的源极侧连接。第八局部连接布线44dn沿第二方向延伸，并与第四活性区域42n的漏极侧连接。第三活性区域42p的数量比第一活性区域12p的数量少，第四活性区域42n的数量比第二活性区域12n的数量少。根据实施方式，能够由第一反相器和第二反相器构成延迟电路。实施例1使用图1A及图1B对实施例1的半导体器件进行说明。图1A是表示实施例1的半导体器件的结构的俯视图。图1B是实施例1的半导体器件的电路图。实施例1的半导体器件100A是由FinFET的反相器电路构成的延迟电路(缓冲器)。半导体器件100A形成在硅(Si)等的一个半导体衬底上，例如，以16nm以下的工艺进行制造。如图1B所示，半导体器件100A是通过串联连接两级反相器来构成的。后级(输出侧)的反相器(第一反相器)10的p沟道型晶体管(第一p沟道型晶体管)11p具有4个活性区域(第一活性区域)12p和与它们交叉的栅电极(第一栅电极)13。另外，p沟道型晶体管11p具有：连接源极侧的4个活性区域并与第一电源用金属布线16vd连
接的局部互连器(local interconnector，称为LIC或局部连接布线)14sp；以及连接漏极侧的4个本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具有：第一反相器；以及与所述第一反相器串联连接的第二反相器，所述第一反相器具有：第一p沟道型晶体管；以及第一n沟道型晶体管，所述第二反相器具有：第二p沟道型晶体管；以及第二n沟道型晶体管，所述第一p沟道型晶体管具有：由突起半导体层构成并沿第一方向延伸的第一活性区域；沿第二方向延伸的第一栅电极；沿所述第二方向延伸并与所述第一活性区域的源极侧连接的第一局部连接布线；以及沿所述第二方向延伸并与所述第一活性区域的漏极侧连接的第二局部连接布线，所述第一n沟道型晶体管具有：由突起半导体层构成并沿第一方向延伸的第二活性区域；沿第二方向延伸的所述第一栅电极；沿所述第二方向延伸并与所述第二活性区域的源极侧连接的第三局部连接布线；以及沿所述第二方向延伸并与所述第二活性区域的漏极侧连接的第四局部连接布线，所述第二p沟道型晶体管具有：由突起半导体层构成并沿第一方向延伸的第三活性区域；沿第二方向延伸的第二栅电极；沿所述第二方向延伸并与所述第三活性区域的源极侧连接的第五局部连接布线；以及沿所述第二方向延伸并与所述第三活性区域的漏极侧连接的第六局部连接布线，所述第二n沟道型晶体管具有：由突起半导体层构成并沿第一方向延伸的第四活性区域；沿第二方向延伸的所述第二栅电极；沿所述第二方向延伸并与所述第四活性区域的源极侧连接的第七局部连接布线；沿所述第二方向延伸并与所述第四活性区域的漏极侧连接的第八局部连接布线，所述第三活性区域的数量比所述第一活性区域的数量少，所述第四活性区域的数量比所述第二活性区域的数量少。...

【技术特征摘要】
2015.03.23 JP 2015-0595291.一种半导体器件，其特征在于，具有：第一反相器；以及与所述第一反相器串联连接的第二反相器，所述第一反相器具有：第一p沟道型晶体管；以及第一n沟道型晶体管，所述第二反相器具有：第二p沟道型晶体管；以及第二n沟道型晶体管，所述第一p沟道型晶体管具有：由突起半导体层构成并沿第一方向延伸的第一活性区域；沿第二方向延伸的第一栅电极；沿所述第二方向延伸并与所述第一活性区域的源极侧连接的第一局部连接布线；以及沿所述第二方向延伸并与所述第一活性区域的漏极侧连接的第二局部连接布线，所述第一n沟道型晶体管具有：由突起半导体层构成并沿第一方向延伸的第二活性区域；沿第二方向延伸的所述第一栅电极；沿所述第二方向延伸并与所述第二活性区域的源极侧连接的第三局部连接布线；以及沿所述第二方向延伸并与所述第二活性区域的漏极侧连接的第四局部连接布线，所述第二p沟道型晶体管具有：由突起半导体层构成并沿第一方向延伸的第三活性区域；沿第二方向延伸的第二栅电极；沿所述第二方向延伸并与所述第三活性区域的源极侧连接的第
\t五局部连接布线；以及沿所述第二方向延伸并与所述第三活性区域的漏极侧连接的第六局部连接布线，所述第二n沟道型晶体管具有：由突起半导体层构成并沿第一方向延伸的第四活性区域；沿第二方向延伸的所述第二栅电极；沿所述第二方向延伸并与所述第四活性区域的源极侧连接的第七局部连接布线；沿所述第二方向延伸并与所述第四活性区域的漏极侧连接的第八局部连接布线，所述第三活性区域的数量比所述第一活性区域的数量少，所述第四活性区域的数量比所述第二活性区域的数量少。2.如权利要求1所述的半导体器件，其特征在于，在俯视时，第五局部连接布线的、位于彼此相邻的所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域之间的部分的长度d8，比第一局部连接布线的、位于彼此相邻的所述第一p沟道型晶体管的第一活性区域和所述第一n沟道型晶体管的第二活性区域之间的部分的长度d3长。3.如权利要求2所述的半导体器件，其特征在于，在俯视时，第七局部连接布线的、位于彼此相邻的所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域之间的部分的长度d8，比第三局部连接布线的、位于彼此相邻的所述第一p沟道型晶体管的第一活性区域和所述第一n沟道型晶体管的第二活性区域之间的部分的长度d3长。4.如权利要求2所述的半导体器件，其特征在于，在俯视时，第六局部连接布线的、位于彼此相邻的所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域之间的部分的长度d6，比第二局部连接布线的、位于彼此相邻的所述第一p沟道型晶体管的第一活性区域和所述第一n沟道型晶体管的
\t第二活性区域之间的部分的长度d3长。5.如权利要求4所述的半导体器件，其特征在于，在俯视时，第八局部连接布线的、位于彼此相邻的所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域之间的部分的长度d6，比第四局部连接布线的、位于彼此相邻的所述第一p沟道型晶体管的第一活性区域和所述第一n沟道型晶体管的第二活性区域之间的部分的长度d3长。6.如权利要求2所述的半导体器件，其特征在于，还具有沿所述第一方向延伸的第一电源布线及第二电源布线，所述第一电源布线与所述第一局部连接布线和所述第五局部连接布线连接，所述第二电源布线与所述第三局部连接布线和所述第七局部连接布线连接。7.如权利要求2所述的半导体器件，其特征在于，还具有：从所述第一电源布线向所述第二n沟道型晶体管侧沿着所述第二方向延伸的第一金属布线；以及从所述第二电源布线向所述第二p沟道型晶体管侧沿着所述第二方向延伸的第二金属布线，所述第一金属布线在俯视时重叠地配置在所述第五局部连接布线之上，经由连接柱与所述第五局部连接布线连接，所述第二金属布线在俯视时重叠地配置在所述第七局部连接布线之上，经由连接柱与所述第七局部连接布线连接。8.如权利要求7所述的半导体器件，其特征在于，还具有第三金属布线，该第三金属布线连接所述第六局部连接布线和所述第八局部连接布线，并与所述第一栅电极连接。9.如权利要求8所述的半导体器件，其特征...

【专利技术属性】
技术研发人员：冈垣健，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP