半导体器件结构及其形成方法技术

本发明专利技术提供一种半导体器件结构。该半导体器件结构包括半导体衬底。该半导体器件结构包括位于半导体衬底上方的第一介电层。该半导体器件结构包括嵌入在第一介电层中的第一导线。该半导体器件结构包括位于第一介电层和第一导线上方的第二介电层。该半导体器件结构包括位于第二介电层上方的第二导线。第二介电层位于第一导线和第二导线之间。半导体器件结构包括穿过第二介电层以将第一导线电连接至第二导线的导电柱。导电柱彼此间隔开。本发明专利技术涉及半导体器件结构及其形成方法。

【技术实现步骤摘要】

本专利技术涉及半导体器件结构及其形成方法。
技术介绍
半导体集成电路(IC)工业已经历了迅速的发展。IC材料和设计中的技术进步已产生多代IC。每一代IC都比前一代IC具有更小且更复杂的电路。然而，这些进步已增加了加工和制造IC的复杂性。在IC的发展过程中，功能密度(即，每芯片面积上互连器件的数量)通常已增大，而几何尺寸(即，使用制造工艺可以产生的最小部件(或线))却已减小。这种按比例缩小工艺通常通过提高生产效率并且降低相关成本而带来益处。然而，由于部件尺寸持续减小，制造工艺变得越来越难以进行。因此，在形成越来越小尺寸的可靠半导体器件方面存在挑战。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种半导体器件结构，包括：半导体衬底；第一介电层，位于所述半导体衬底上方；第一导线，嵌入在所述第一介电层中；第二介电层，位于所述第一介电层和所述第一导线上方；第二导线，位于所述第二介电层上方，其中，所述第二介电层位于所述第一导线和所述第二导线之间；以及多个导电柱，穿过所述第二介电层以将所述第一导线电连接至所述第二导线，其中，所述导电柱彼此间隔开。在上述半导体器件结构中，所述导电柱以基本上相同的间距彼此间隔开。在上述半导体器件结构中，所述导电柱之间的所述间隔在约0.2nm至
约30nm的范围内。在上述半导体器件结构中，每个所述导电柱均具有第一宽度，并且所述第一宽度与相邻的导电柱之间的间隔的比率在约1至约5的范围内。在上述半导体器件结构中，每个所述导电柱均具有在约1nm至约30nm范围内的第一宽度。在上述半导体器件结构中，进一步包括：导电层，位于所述第一导线和所述第二导线之间，其中，所述导电柱穿过所述导电层，并且导电通孔结构包括所述导电层和所述导电柱。在上述半导体器件结构中，进一步包括：绝缘层，设置在所述导电通孔结构的两个相对侧上并且嵌入在所述第二介电层中。在上述半导体器件结构中，所述导电柱部分地插入到所述第一导线内。在上述半导体器件结构中，进一步包括：至少一个绝缘柱，穿过所述第二介电层并且邻近所述导电柱。在上述半导体器件结构中，所述导电柱和所述绝缘柱以基本上相同的间隔彼此间隔开。根据本专利技术的另一方面，还提供了一种半导体器件结构，包括：半导体衬底，包括源极区和漏极区；栅极堆叠件，位于所述半导体衬底上方并且位于所述源极区和所述漏极区之间；介电层，位于所述半导体衬底上方并且覆盖所述源极区和所述漏极区；多个第一导电柱，位于所述源极区上方并且穿过所述介电层；以及多个第二导电柱，位于所述漏极区上方并且穿过所述介电层。在上述半导体器件结构中，所述第一导电柱以基本上相同的间隔彼此间隔开。在上述半导体器件结构中，每个所述第一导电柱均具有第一宽度，并且所述第一宽度与相邻的第一导电柱之间的间隔的比率在约1至约5的范围内。在上述半导体器件结构中，进一步包括：导电层，位于源极区上方，其中，至少一个所述第一导电柱穿过所述导电层，并且接触结构包括所述导电层和所述第一导电柱。在上述半导体器件结构中，进一步包括：绝缘层，设置在所述接触结构的两个相对侧上并且嵌入在所述介电层中。根据本专利技术的又一方面，还提供了一种形成半导体器件结构的方法，包括：在衬底上方形成导电结构；在所述衬底上方形成介电层以覆盖所述导电结构；在所述介电层上方形成第一掩模层，其中，所述第一掩模层包括氧化铝或氧化钛，并且所述第一掩模层具有多个孔；形成覆盖所述孔的第二掩模层，其中，所述第二掩模层具有第一开口，所述第一开口暴露位于所述导电结构的一部分上方的所述孔；去除被所述第一开口暴露的所述孔下方的所述介电层以在所述介电层中形成多个第一通孔，从而暴露出所述导电结构；以及在所述第一通孔中形成多个导电柱。在上述形成半导体器件结构的方法中，所述第一掩模层的形成包括：在所述介电层上方形成金属层；对所述金属层实施第一阳极氧化工艺以氧化所述金属层的部分；去除所述金属层的所述部分；以及对所述金属层实施第二阳极氧化工艺以氧化所述金属层。在上述形成半导体器件结构的方法中，所述导电柱的形成包括化学汽相沉积工艺、原子层沉积工艺、或化学镀工艺。在上述形成半导体器件结构的方法中，进一步包括：在形成所述第一掩模层之前，在所述介电层上方形成转移层，其中，将所述第一掩模层形成在所述转移层上方；在形成所述第二掩模层之后，去除被所述第一开口暴露的所述孔下方的所述转移层以在所述转移层中形成多个第二通孔；以及去除所述第一掩模层和所述第二掩模层，其中，所述第一通孔的形成包括去除所述第二通孔下方的所述介电层。在上述形成半导体器件结构的方法中，进一步包括：在形成所述导电柱之后，在所述介电层上方形成第三掩模层，其中，所述第三掩模层具有位于所述导电柱上方的第二开口和位于所述导电结构上方的所述介电层的部分；通过所述第二开口去除所述介电层的所述部分以在所述介电层中形成凹槽，其中，所述凹槽暴露出所述导电结构；去除所述第三掩模层；在所述导电结构上方和所述导电柱之间形成导电层；以及用绝缘层填充所述凹槽。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A至图1O是根据一些实施例的形成半导体器件结构的工艺的各个阶段的截面图。图2A是根据一些实施例的图1G的结构的俯视图。图2B是根据一些实施例的图1H的结构的俯视图。图2C是根据一些实施例的图1K的结构的俯视图。图2D是根据一些实施例的图1O的结构的俯视图。图3A至图3F是根据一些实施例的形成半导体器件结构的工艺的各个阶段的截面图。图4A是根据一些实施例的图3D的结构的俯视图。图4B是根据一些实施例的图3F的结构的俯视图。图5是根据一些实施例的半导体器件结构的截面图。图6是根据一些实施例的半导体器件结构的截面图。图7是根据一些实施例的半导体器件结构的截面图。图8是根据一些实施例的半导体器件结构的截面图。具体实施方式以下公开提供了多种不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括在第一部件和第二部件之间可以形成其他部件，使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不表示所
述多个实施例和/或配置之间的关系。此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…之上”、以及“上面的”等的空间关系术语，以容易地描述如图中所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语将包括使用或操作中的器件的各种不同的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。应该理解，可以在该方法之前、期间和之后提供其他操作，并且对于该方法的其他实施例而言所述操作中的一些可以被替换或去除。图1A至图1O是根据一些实施例的形成半导体器件结构100的工本文档来自技高网...

【技术保护点】
一种半导体器件结构，包括：半导体衬底；第一介电层，位于所述半导体衬底上方；第一导线，嵌入在所述第一介电层中；第二介电层，位于所述第一介电层和所述第一导线上方；第二导线，位于所述第二介电层上方，其中，所述第二介电层位于所述第一导线和所述第二导线之间；以及多个导电柱，穿过所述第二介电层以将所述第一导线电连接至所述第二导线，其中，所述导电柱彼此间隔开。

【技术特征摘要】
2014.10.27 US 14/524,2281.一种半导体器件结构，包括：半导体衬底；第一介电层，位于所述半导体衬底上方；第一导线，嵌入在所述第一介电层中；第二介电层，位于所述第一介电层和所述第一导线上方；第二导线，位于所述第二介电层上方，其中，所述第二介电层位于所述第一导线和所述第二导线之间；以及多个导电柱，穿过所述第二介电层以将所述第一导线电连接至所述第二导线，其中，所述导电柱彼此间隔开。2.根据权利要求1所述的半导体器件结构，其中，所述导电柱以基本上相同的间距彼此间隔开。3.根据权利要求2所述的半导体器件结构，其中，所述导电柱之间的所述间隔在约0.2nm至约30nm的范围内。4.根据权利要求1所述的半导体器件结构，其中，每个所述导电柱均具有第一宽度，并且所述第一宽度与相邻的导电柱之间的间隔的比率在约1至约5的范围内。5.根据权利要求1所述的半导体器件结构，其中，每个所述导电柱均具有在约1nm至约30nm范围内的第一宽度。6.根据权利要求1所述的半导体器件结构，进一步包括：导电层，位于所述第一导线和所述第二导线之间，其中，所述导电柱穿过所述导电层，并且...

【专利技术属性】
技术研发人员：杨岱宜，廖御杰，林天禄，包天一，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71