本发明专利技术提出一种双接触孔刻蚀停止层的制造方法，其通过紫外(UV)光反射层实现选择性的紫外固化(UV Cure)过程，得到有两种应力的氮化硅接触孔刻蚀停止层，即在PMOS上覆盖张应力低的氮化硅薄膜，在NMOS上覆盖张应力高的氮化硅薄膜。因此，通过本发明专利技术提出的方法，可以避免单步高张应力氮化硅沉积对PMOS器件的消极影响，同时，又可以避免两步氮化硅沉积形成双接触孔刻蚀停止层工艺的复杂性。
【技术实现步骤摘要】
本专利技术涉及半导体器件及加工制造领域，尤其涉及半导体集成电路制造领域通过 高应力氮化硅改善器件性能的应变硅技术；更具体地说，涉及一种双接触孔刻蚀停止层制 造的工艺方法。
技术介绍
随着互补金属氧化物（Complementary Metal Oxide Semiconductor 简称 CMOS) 半导体集成电路制造工艺的发展以及关键尺寸的缩小，很多新的方法被运用到器件制造工 艺中，用以改善器件性能。高应力氮化硅薄膜由于能够有效提高MOS管载流子迀移率，进而 提高器件运行速度，因此被引入到集成电路制造工艺中。 PMOS沟道方向上的压应力能提高PMOS器件中空穴迀移率，而NMOS沟道方向上的 张应力能提高NMOS器件中电子迀移率。请参阅图1，图1所示为现有技术中高应力氮化硅 接触孔刻蚀停止层在MOS器件中的位置结构示意图；如图所示，1表示高应力氮化硅接触孔 刻蚀停止层，2表示侧墙，3表示氮化硅。从MOS器件的性能上讲，PMOS器件上需要压应力高 的氮化硅接触孔刻蚀停止层，NMOS器件上需要张应力高的氮化硅接触孔刻蚀停止层，因此， 通常就要求双接触孔刻蚀停止层工艺（Dual contact etch stop layer，简称Dual CESL工 艺）。 Dual CESL工艺通常需要两步氮化硅沉积，其主要流程如图2所示。现有技术中采 用Through Contact Silicide工艺技术方法的流程步骤如下： 步骤SOl :沉积高应力氮化硅层，然后对该氮化硅薄膜进行紫外固化； 步骤S02 :在该高应力氮化硅层沉积稿氧化硅掩膜层； 步骤S03 :采用光刻技术图形化该氧化硅掩膜层； 步骤S04 :采用干法刻蚀技术去除PMOS上的高应力氮化硅层； 步骤S05 :再进行高应力氮化硅沉积； 步骤S06 :再采用光刻技术图形化该高应力氮化硅层； 步骤S07 :干法刻蚀技术去除NMOS上的高应力氮化硅层。 从上述步骤可以看出，由于需要两步光刻以去除PMOS区域的高张应力氮化硅和 NMOS区域的高压应力氮化硅，极大地增大了工艺成本以及复杂性。所以目前广泛采用的还 是Single CESL工艺，即采用单步氮化硅沉积工艺形成CESL层。一般而言，NMOS器件的迀 移率更关键，所以，一般的Single CESL工艺中就是采用高张应力氮化硅。 高张应力氮化娃薄膜（High Tensile Stress SiN)是在等离子体增强化学气相沉 积系统（Plasma Enhanced Chemical Vapor Deposition，简称 PECVD)中沉积得到的，反应 物为甲烷（SiH4)和氨气（NH3)，需要利用射频激发等离子体维持反应的进行。 然而，由于这种方法形成的氮化硅薄膜中含有大量的H (氢原子），结构疏松，其应 力达不到要求，所以接下来还需要对氮化硅薄膜进行紫外固化（cure UV)，利用紫外线破坏 薄膜中的氢键，使氢原子形成氢气析出，而留下的悬挂键Si-与N-能形成Si-N键，氮化硅 薄膜的空间网络结构发生变化，形成应力满足要求的氮化硅薄膜，这个过程如图3所示。图 3所示为紫外固化过程中氮化硅薄膜的结构变化示意。 目前，通过PECVD沉积得到的张应力氮化硅薄膜的应力极限为I. 7Gpa左右（紫外 固化之后），能够显著提高NMOS性能。所以，通常以这种氮化硅作为接触孔刻蚀阻挡层，厚 度一般为 300Λ-600Λ。
技术实现思路
本专利技术的目的在于提供一种双接触孔刻蚀停止层制造工艺方法，该方法可以有效 避免单步高张应力氮化硅沉积对PMOS器件的消极影响，以及两步氮化硅沉积形成双接触 孔刻蚀停止层工艺的复杂性。 为实现上述目的，本专利技术的技术方案如下：一种双接触孔刻蚀停止层的制造方法， 包括如下步骤： 步骤Sl :在形成有MOS器件层的表面上，采用等离子体增强化学气相沉积一层高 张应力氮化硅薄膜；其中，MOS器件层包括NMOS区域和PMOS区域； 步骤S2 :在所述的高张应力氮化硅薄膜上沉积一层氧化硅薄膜；然后对所述的氧 化硅薄膜进行平坦化； 步骤S3 :在所述的氧化硅薄膜上沉积一层反射膜，其中，所述反射膜的材料为金 属膜、硅膜或碳膜中的一种或多种反射膜的组合； 步骤S4 :采用光刻和刻蚀工艺，将所述NMOS区域对应的反射膜和氧化硅去除，使 所述NMOS区域的接触蚀刻终止停止层薄膜露出来； 步骤S5 :执行紫外固化工艺将所述NMOS区域的接触蚀刻终止停止层薄膜变成高 应力的氮化硅膜； 步骤S6 :去除反射膜以及接触蚀刻终止停止层薄膜上覆盖的氧化硅膜，以在PMOS 区域形成相对低应力的氮化硅膜；然后进入后续工艺。 优选地，所述高张应力氮化硅薄膜厚度为300A-1000A。 优选地，所述反射膜使用的金属膜为铝膜。 优选地，所述沉积的氧化硅薄膜的厚度为2000A-5000A。 优选地，所述反射膜的厚度为500A-5000A。 优选地，所述固化工艺的波长为200-400nm，时间为100-1000S。 优选地，所述等离子体增强化学气相沉积的反应气体包括SiHjP NH 3。 从上述技术方案可以看出，本专利技术提出一种双接触孔刻蚀停止层制造工艺，通过 增加紫外线（UV)光反射层，实现选择性的紫外固化（UV Cure)过程，得到有两种应力的氮 化硅接触孔刻蚀停止层，即实现了在PMOS上覆盖张应力低的氮化硅薄膜，在NMOS上覆盖张 应力高的氮化硅薄膜。因此，通过本专利技术提出的方法，可以避免单步高张应力氮化硅沉积对 PMOS器件的消极影响，同时又可以避免两步氮化硅沉积形成双接触孔刻蚀停止层工艺的复 杂性。【附图说明】 图1为现有技术中高应力氮化硅薄膜在MOS器件中运用的基本结构示意图 图2为现有技术中采用两步氮化硅沉积形成Dual CESL工艺技术的流程示意图 图3为紫外固化过程中氮化硅薄膜的结构变化示意 图4为本专利技术提出的双接触孔刻蚀停止层制造方法流程示意图【具体实施方式】 下面结合附图，对本专利技术的【具体实施方式】作进一步的详细说明。 需要说明的是，本专利技术提出一种双接触孔刻蚀停止层制造工艺，其通过UV光反射 层实现选择性的UV Cure过程，得到有两种应力的氮化硅接触孔刻蚀停止层，即PMOS上当前第1页1 2 本文档来自技高网...
【技术保护点】
一种双接触孔刻蚀停止层的制造方法，其特征在于，包括如下步骤：步骤S1：在形成有MOS器件层的表面上，采用等离子体增强化学气相沉积一层高张应力氮化硅薄膜；其中，MOS器件层包括NMOS区域和PMOS区域；步骤S2：在所述的高张应力氮化硅薄膜上沉积一层氧化硅薄膜；然后对所述的氧化硅薄膜进行平坦化；步骤S3：在所述的氧化硅薄膜上沉积一层反射膜，其中，所述反射膜的材料为金属膜、硅膜或碳膜中的一种或多种反射膜的组合；步骤S4：采用光刻和刻蚀工艺，将所述NMOS区域对应的反射膜和氧化硅去除，使所述NMOS区域的接触蚀刻终止停止层薄膜露出来；步骤S5：执行紫外固化工艺将所述NMOS区域的接触蚀刻终止停止层薄膜变成高应力的氮化硅膜；步骤S6：去除反射膜以及接触蚀刻终止停止层薄膜上覆盖的氧化硅膜，以在PMOS区域形成相对低应力的氮化硅膜；然后进入后续工艺。
【技术特征摘要】
【专利技术属性】
技术研发人员：雷通，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。