一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底中形成硅通孔；在硅通孔的侧壁和底部沉积形成衬垫层；对衬垫层实施氮化处理，以提升衬垫层自身产生的应力的稳定性。根据本发明专利技术，可以有效改善形成在硅通孔中的衬垫层的质量和特性，进一步提升硅通孔的互连性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种形成硅通孔中的衬垫层的方法。
技术介绍
在消费电子领域，多功能设备日益受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版图上集成多个不同功能的芯片，因而出现了 3D集成电路(integrated circuit, IC)技术。3D集成电路被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互连。但是，上述方式仍然存在很多不足，比如堆叠芯片数量较多，芯片之间的连接关系比较复杂，需要利用多条金属线，进而导致最终的布线方式比较混乱，而且也会导致电路体积的增加。因此，现有的3D集成电路技术大都采用硅通孔(Through Silicon Via，TSV)实现多个芯片之间的电连接。硅通孔是一种穿透硅晶圆或芯片的垂直互连，在硅晶圆或芯片上以蚀刻或镭射方式钻孔，再用导电材料如铜、多晶硅、钨等物质填满，从而实现不同硅片之间的互连。采用现有技术形成的硅通孔如图1所示，硅通孔101形成于半导体衬底100中，包括导电层105以及环绕在导电层105外侧的导电种子层104、阻挡层103和衬垫层102。导电层105由金属材料形成，所述金属材料包括Pt、Au、Cu、Ti和W中的一种或者多种，优选Cu，选用Cu不仅能够降低成本，而且与现有工艺能够很好地兼容，简化工艺过程。导电种子层104可以增强导电层105与阻挡层103之间的附着性。阻挡层103可以防止导电层105中的金属向半导体衬底100中的扩散，其构成材料为金属、金属氮化物或者其组合，优选Ta和TaN的组合或者Ti和TiN的组合。衬垫层102为绝缘层，其作用是为了防止导电层105中的金属和半导体衬底100发生导通，其构成材料优选低温氧化物(LTO)，例如四乙氧基硅烷(TEOS)等。在现有技术中，采用化学气相沉积工艺形成衬垫层102，采用物理气相沉积工艺形成阻挡层103，采用溅射工艺或者化学气相沉积工艺形成导电种子层104，采用电镀工艺形成由Cu构成的导电层105。形成的衬垫层102通常存在下述问题:第一，在形成上述各层之后实施后续工艺的过程中，衬垫层102通常会发生一定程度的剥离现象；第二，，由于吸附周围环境中的水分的缘故，如图4所示，衬垫层102自身产生的应力随着时间的推移而逐步升高。以上问题将会导致衬垫层102的失效，进而造成硅通孔101的互连功用变差。因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供，包括:提供半导体衬底，在所述半导体衬底中形成硅通孔；在所述硅通孔的侧壁和底部沉积形成衬垫层；对所述衬垫层实施氮化处理，以提升所述衬垫层自身产生的应力的稳定性。进一步，形成所述硅通孔的步骤包括:在所述半导体衬底上形成光刻胶层；通过曝光、显影在所述光刻胶层中形成所述硅通孔的顶部开口的图案；以所述图案化的光刻胶层为掩膜，蚀刻所述半导体衬底以在其中形成所述硅通孔；通过灰化去除所述光刻胶层。进一步，所述衬垫层的构成材料为低温氧化物。进一步，所述氮化处理所采用的等离子体为Ar、N2和NH3。进一步，所述Ar的流量为1500-2500sccm，所述N2的流量为2500-3500sccm，所述NH3的流量为40-60sccm，所述氮化处理的处理时间为250-350秒，压力为4_6Torr，功率为400-600ffo进一步，所述Ar的流量为2000sccm，所述N2的流量为3000sccm，所述NH3的流量为50sccm，所述氮化处理的处理时间为300秒，压力为5Torr，功率为500W。进一步，实施所述氮化处理之后，还包括以下步骤:通过干法蚀刻去除位于所述硅通孔的底部的所述衬垫层；在所述硅通孔中依次形成阻挡层、导电种子层和导电层；执行化学机械研磨直至露出所述硅通孔的顶部。根据本专利技术，可以有效改善形成在所述硅通孔中的衬垫层的质量和特性，进一步提升所述硅通孔的互连性能。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中:图1为根据现有技术形成的硅通孔的示意性剖面图；图2A-图2C为根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；图3为根据本专利技术示例性实施例的方法依次实施的步骤的流程图；图4为分别采用现有技术和本专利技术提出的方法形成的衬垫层自身产生的应力随时间的推移的变化趋势图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的形成硅通孔中的衬垫层的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。参照图2A-图2C，其中示出了根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单当前第1页1 2 本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底中形成硅通孔；在所述硅通孔的侧壁和底部沉积形成衬垫层；对所述衬垫层实施氮化处理，以提升所述衬垫层自身产生的应力的稳定性。

【技术特征摘要】

【专利技术属性】
技术研发人员：何作鹏，赵洪波，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31