具有晶体结构的N功函金属制造技术

本发明专利技术提供了一种方法，该方法包括在半导体衬底上方形成伪栅极堆叠件，其中，该半导体衬底包括在晶圆中。该方法还包括去除伪栅极堆叠件以形成凹槽，在凹槽中形成栅极介电层，且在凹槽中和栅极介电层上方形成金属层。金属层具有n功函。金属层的一部分具有晶体结构。该方法还包括使用金属材料填充凹槽的剩余部分，其中，金属材料覆盖金属层。本发明专利技术还涉及具有晶体结构的N功函金属。

【技术实现步骤摘要】

本专利技术总体涉及半导体
，更具体地，涉及具有晶体结构的N功函金属。
技术介绍
在集成电路中，金属氧化物半导体（M0巧器件是基本的建造元件。现有的M0S器 件通常具有包括多晶娃的栅电极，其中多晶娃使用诸如离子注入或热扩散的惨杂操作惨杂 有P型或n型杂质。将栅电极的功函调整至娃的能带边沿。对于n型金属氧化物半导体 (NM0巧器件，可W将功函调整至接近娃的导带。对于P型金属氧化物半导体（PM0巧器件， 可W将功函调整至接近娃的价带。通过选择合适的杂质可W实现调整多晶娃栅电极的功 函。具有多晶娃栅电极的M0S器件显示出载流子耗尽效应，也称为多晶娃耗尽效应。 当所施加的电场将载流子从接近栅极电介质的栅极区清除时会发生多晶娃耗尽效应，从而 形成耗尽层。在n惨杂的多晶娃层中，耗尽层包括离子化非移动供给位，其中，在P惨杂的 多晶娃层中，耗尽层包括离子化非移动接收位。此耗尽效应会造成有效栅极介电层厚度的 增加，而使得要在此半导体表面处形成反转层更为困难。 可W通过形成金属栅电极或金属娃化物栅电极解决多晶娃耗尽问题，其中，用于 NM0S器件和PM0S器件的金属栅极也可W具有能带边沿功函。由于NM0S器件和PM0S器件 对于功函具有不同的要求，所W使用双栅极CMOS器件。
技术实现思路
为了解决现有技术中的问题，本专利技术提供了一种方法，包括；在半导体衬底上方形 成伪栅极堆叠件，其中，所述半导体衬底包括在晶圆中；去除所述伪栅极堆叠件W形成凹 槽；在所述凹槽中形成栅极介电层；在所述凹槽中W及所述栅极介电层上方形成金属层， 其中，所述金属层具有n功函，所述金属层的一部分具有晶体结构；W及使用金属材料填充 所述凹槽的剩余部分，其中，所述金属材料覆盖所述金属层。 在上述方法中，其中，形成所述金属层包括沉积铁铅（TiAl)层。 在上述方法中，其中，形成所述金属层包括在高于约20(TC的温度下沉积所述金属 层。 在上述方法中，其中，使用物理汽相沉积实施形成所述金属层。 在上述方法中，其中，部分所述金属层中的所述晶体结构包括六方密堆积（HCP) 结构。 在上述方法中，其中，使用所述金属材料填充所述凹槽的剩余部分包括：在所述金 属层上方沉积氮化铁层；在所述氮化铁层上方沉积钻层；W及在所述钻层上方沉积铅层。 在上述方法中，其中，所述晶体结构具有选自由（200)方向、（111)方向、（201)方 向和它们的组合组成的组的晶体方向。 根据本专利技术的另一个方面，提供了一种方法，包括：在半导体衬底上方形成伪栅极 堆叠件，其中，所述半导体衬底包括在晶圆中；去除所述伪栅极堆叠件w在层间介电层中形 成凹槽；在所述凹槽中形成栅极介电层；使用物理汽相沉积（PVD)在所述凹槽中形成铁铅 层，其中，所述铁铅层位于所述栅极介电层上方，并且在高于约20(TC的温度下实施形成所 述铁铅层；W及使用金属材料填充所述凹槽的剩余部分，其中，所述金属材料覆盖所述铁铅 层。 在上述方法中，其中，形成所述铁铅层包括在约15CTC到约45CTC范围内的温度下 沉积所述铁铅层。 在上述方法中，其中，所述铁铅层包括具有晶体结构的至少一部分。 在上述方法中，其中，所述铁铅层包括具有晶体结构的至少一部分；所述晶体结构 具有选自由（200)方向、（111)方向、（201)方向和它们的组合组成的组的晶体方向。 在上述方法中，进一步包括；形成覆盖所述伪栅极堆叠件的接触蚀刻停止层；在 所述接触蚀刻停止层上方形成层间电介质；W及实施平坦化工艺W去除所述接触蚀刻停止 层和所述层间电介质的过量部分，其中，所述凹槽部分位于所述伪栅极堆叠件上方。 在上述方法中，其中，使用所述金属材料填充所述凹槽的剩余部分包括：在所述铁 铅层上方形成氮化铁层；在所述氮化铁层上方形成钻层；W及在所述钻层上方形成铅层。 在上述方法中，进一步包括，在形成所述栅极介电层之后和形成所述铁铅层之前： 在所述栅极介电层上方形成氮化铁层；W及在所述氮化铁层上方形成氮化粗层。 在上述方法中，进一步包括：实施平坦化W去除所述金属材料、所述铁铅层和所述 栅极介电层的过量部分。 根据本专利技术的又一个方面，提供了一种集成电路器件，包括；半导体衬底；层间介 电（ILD)层，位于所述半导体衬底上方；栅极间隔件，位于所述ILD中；W及替换栅极，位于 所述ILD中并且位于所述栅极间隔件的相对部分之间，其中，所述替换栅极包括：栅极介电 层；扩散阻挡层，位于所述栅极介电层上方；W及铁铅层，位于所述扩散阻挡层上方，其中， 所述铁铅层包括具有晶体结构的部分。 在上述集成电路器件中，其中，所述铁铅层中的所述铁铅层的所有部分在所述铁 铅层的总的体积中具有高于约80%的总的体积百分比。 在上述集成电路器件中，其中，所述晶体结构具有选自由（200)方向、（111)方向、 (201)方向和它们的组合组成的组的晶体方向。 在上述集成电路器件中，进一步包括：氮化铁层，位于所述铁铅层上方；钻层，位 于所述氮化铁层上方；W及铅层，位于所述钻层上方，其中，所述铁铅层、所述氮化铁层、所 述钻层和所述铅层的顶部边缘是共面的。 在上述集成电路器件中，进一步包括；源极和漏极区，位于所述半导体衬底中，其 中，所述源极和所述漏极区位于所述替换栅极的相对侧上；接触蚀刻停止层，覆盖所述源极 和漏极区，其中，所述ILD层覆盖所述接触蚀刻停止层上面；W及接触插塞，位于所述ILD层 和所述接触蚀刻停止层中，其中，所述接触插塞电连接至所述源极和漏极区。【附图说明】 当结合附图进行阅读时，通过W下详细描述可W最佳理解本专利技术的各方面。应该 注意的是，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的讨论，各个 部件的尺寸可w任意地增大或减小。 图1至图10根据一些实施例示出了形成金属氧化物半导体（M0巧器件的中间阶 段的截面图；W及 图11根据一些实施例示出了用于形成M0S器件的替换栅极中的金属层的生产工 具的截面图。【具体实施方式】 W下公开内容提供了许多用于实施本专利技术的不同特征的不同实施例或实例。W下 描述了组件和布置的具体实例W简化本专利技术。当然，该仅仅是实例，并不是用于限制本发 明。例如，在W下描述中，第一部件形成在第二部件上方或者上可W包括第一部件和第二部 件直接接触的实施例，还可W包括在第一部件和第二部件之间形成有额外的部件，从而使 得第一部件和第二部件不直接接触的实施例。此外，本公开可在各个实例中重复参考标号 和/或字符。该重复是为了简明和清楚的目的，而且其本身没有规定所述各种实施例和/ 或结构之间的关系。 而且，为了便于描述，诸如"在…下方"、"在…下面"、"下"、"在…上方"、"上"等空间 相对位置术语在本文中可W用于描述如附图所示的一个元件或部件与另一个（或另一些） 元件或部件的关系。除了图中描述的方位外，该些空间相对位置术语旨在包括器件在使用 或操作中的不同方位。装置可其他方式定向（旋转90度或在其他方位上），并且本文 中使用的空间相对位置描述符可W同样地进行相应的解释。 本专利技术根据各个示例性实施例提供了金属氧化物半导体（M0巧器件及其形成方 法。示出了形成M0S器件的中间阶段。讨论了实施例的变化。贯穿各个视图和示例性实施 例，相同的的参考标号用于指代相同本文档来自技高网...

【技术保护点】
一种方法，包括：在半导体衬底上方形成伪栅极堆叠件，其中，所述半导体衬底包括在晶圆中；去除所述伪栅极堆叠件以形成凹槽；在所述凹槽中形成栅极介电层；在所述凹槽中以及所述栅极介电层上方形成金属层，其中，所述金属层具有n功函，所述金属层的一部分具有晶体结构；以及使用金属材料填充所述凹槽的剩余部分，其中，所述金属材料覆盖所述金属层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：洪奇成，刘冠廷，粘骏楠，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71