一种半导体存储器件及其制备方法技术

本发明专利技术涉及一种半导体存储器件及其制备方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有隧穿氧化层、浮栅层；在所述浮栅层上形成绝缘隔离层、控制栅层以及第一掩膜层；在横向上图案化所述第一掩膜层、所述控制栅层以及所述绝缘隔离层，来定义浮栅的关键尺寸并露出所述浮栅层；以图案化的所述第一掩膜层、控制栅层以及所述绝缘隔离层为掩膜，对浮栅层进行离子注入，以在所述浮栅层的两端形成彼此隔离的第一双掺杂区，其中部分第一双掺杂区位于所述图案化的所述绝缘隔离层的下方；以所述图案化的所述第一掩膜层、所述控制栅层以及所述绝缘隔离层为掩膜，蚀刻所述掺杂的浮栅层、隧穿氧化层，以形成具有双掺杂浮栅的栅极叠层结构。

【技术实现步骤摘要】
一种半导体存储器件及其制备方法
本专利技术涉及半导体存储器件，具体地，本专利技术涉及一种半导体存储器件及其制备方法。
技术介绍
随着便携式电子设备的高速发展（比如移动电话、数码相机、MP3播放器以及PDA等），对于数据存储的要求越来越高。非挥发性存储器由于具有断电情况下仍能保存数据的特点，成为这些设备中最主要的存储部件，其中，由于闪存（flashmemory）可以达到很高的芯片存储密度，而且没有引入新的材料，制造工艺兼容，因此，可以更容易更可靠的集成到拥有数字和模拟电路中。浮栅结构存储器是重要的闪存器件中的一种，是目前被大量使用和普遍认可的主流存储器类型，广泛的应用于电子和计算机行业。常规浮栅结构是首先在衬底上形成一层隧穿氧化层、浮置栅极以及ONO（氧化物-氮化物-氧化物的结构绝缘隔离层）和一层控制栅极，并在衬底两侧分别形成源/漏区，但是随着半导体工艺的发展和技术节点的缩小，由于栅氧化层厚度过大，导致很高的能耗，同时也影响了器件的可缩小性，限制了浮栅存储器的发展。随着特征尺寸进入纳米级，减小存储单元的尺寸的同时提高存储数据写入、读取、擦除和保持性能，成为目前浮栅存储器发展的方向，其中双掺杂浮栅（Dualdopingfloatinggate，DDFG）具有更高的编程速度、更低的功率以及更好的数据保留得到应用。现有技术中制备双掺杂浮栅DDFG的过程如图1a-1d所示，首先，提供半导体衬底101，在所述半导体衬底101上依次沉积隧穿氧化层（tunneloxide）102、N型浮栅层103、以及ONO（氧化物-氮化物-氧化物的结构绝缘隔离层）104和控制栅极105；参照图1b，图案化所述隧道氧化物层（tunneloxide）102、浮栅层103、以及ONO104和控制栅极105，得到栅极叠层；参照图1c，对所述N型浮栅层103进行P型离子注入，在该步骤中以较大的倾角对所述N型浮栅层103进行P型离子掺杂，以得到P型掺杂区10，进而得到双掺杂浮栅；参照图1d在所述栅极叠层的侧壁上形成间隙壁，然后执行源漏注入，在所述DDFG的两侧的半导体衬底中形成源漏区。现有技术中虽然有形成DDFG的方法，但是在执行P型离子注入的过程中，所述P型离子不仅会进入所述N型浮栅层103中，还会进入所述半导体衬底101中，造成对半导体器件的影响，而且所述影响随着半导体器件尺寸的不断缩小而加剧，影响了器件的性能，因此需要对双掺杂浮栅的制备方法进行改进，以便消除上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术提供了一种半导体存储器件的制备方法，包括：提供半导体衬底，在所述半导体衬底上形成有隧穿氧化层、浮栅层；在所述浮栅层上形成绝缘隔离层、控制栅层以及第一掩膜层；在横向上图案化所述第一掩膜层、所述控制栅层以及所述绝缘隔离层，来定义浮栅的关键尺寸并露出所述浮栅层；以所述图案化的所述第一掩膜层、所述控制栅层以及所述绝缘隔离层为掩膜，对所述浮栅层进行离子注入，以在所述浮栅层的两端形成彼此隔离的第一双掺杂区，其中部分所述第一双掺杂区位于所述图案化的所述绝缘隔离层的下方；以所述图案化的所述第一掩膜层、所述控制栅层以及所述绝缘隔离层为掩膜，蚀刻所述掺杂的浮栅层、隧穿氧化层，以形成具有双掺杂浮栅的栅极叠层结构。作为优选，所述方法进一步包括：在所述栅极叠层结构的侧壁上形成间隙壁；执行源漏注入步骤，以在所述栅极叠层结构的两侧形成源漏区。作为优选，所述方法进一步包括形成自对准硅化物的步骤。作为优选，在形成所述绝缘隔离层、所述控制栅层以及所述第一掩膜层之前还包括以下步骤：在所述浮栅层上形成第二掩膜层；在纵向上图案化所述第二掩膜层，来定义浮栅的关键尺寸并露出所述浮栅层；以所述图案化的所述第二掩膜层为掩膜，在纵向上对所述浮栅层进行离子注入，以在所述浮栅层的两端形成彼此隔离的第二双掺杂区，其中部分所述第二双掺杂区位于所述图案化的所述第二掩膜层的下方；以所述图案化的所述第二掩膜层为掩膜，蚀刻所述浮栅层、隧穿氧化层，以形成具有所述第二双掺杂区的浮栅层。作为优选，所述方法进一步包括：在蚀刻所述浮栅层和所述隧穿氧化层的同时进一步蚀刻所述半导体衬底，以在所述半导体衬底中形成浅沟槽；在所述浅沟槽中填充隔离材料，并平坦化至所述第二掩膜层，以形成浅沟槽隔离；去除所述第二掩膜层，回蚀刻所述浅沟槽隔离至所述浮栅层以下。作为优选，所述浮栅层为N型浮栅；所述第一掩膜层为硬掩膜层。作为优选，通过与所述半导体衬底的表面具有小于90度的倾角的离子注入的方法对所述浮栅层进行离子掺杂。作为优选，所述倾角为15-45度。作为优选，在所述离子注入步骤之后还包括退火的步骤。作为优选，对所述浮栅层进行P型离子注入。本专利技术还提供了一种半导体存储器件，包括：半导体衬底；栅极叠层结构，包括依次沉积的隧穿氧化层、浮栅层、绝缘隔离层和控制栅层，位于所述半导体衬底上；其中，所述浮栅层的四周边缘部分形成有离子掺杂区。作为优选，所述浮栅层为N型浮栅，所述离子掺杂区为P型。本专利技术中为了解决现有技术中在形成双掺杂浮栅过程中掺杂离子容易进入半导体衬底中，对所述半导体器件造成影响的问题，对所述双掺杂浮栅的制备方法进行了改进，在所述半导体衬底上形成所述浮栅层之后，进一步形成掩膜层，蚀刻所述掩膜层露出所述浮栅层，在该过程中不蚀刻去除浮栅层，以所述掩膜层为掩膜对浮栅层进行大角度的离子注入，从而在浮栅层中形成双掺杂结构，然后在以所述掩膜层蚀刻所述浮栅层，进而避免了先图案化然后注入时对衬底造成的影响，很好的解决的现有技术中存在的问题，提高了所述半导体器件的性能和良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1d为现有技术中制备半导体存储器件过程示意图；图2a-2h为本专利技术的一具体实施方式中制备半导体存储器件的过程示意图；图3为本专利技术一具体实施方式中制备半导体存储器件的方法流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的描述，以说明本专利技术所述半导体存储器件及其制备方法。显然，本专利技术的施行并不限于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本专利技术的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。现在，本文档来自技高网...

【技术保护点】
一种半导体存储器件的制备方法，包括：提供半导体衬底，在所述半导体衬底上形成有隧穿氧化层、浮栅层；在所述浮栅层上形成绝缘隔离层、控制栅层以及第一掩膜层；在横向上图案化所述第一掩膜层、所述控制栅层以及所述绝缘隔离层，来定义浮栅的关键尺寸并露出所述浮栅层；以所述图案化的所述第一掩膜层、所述控制栅层以及所述绝缘隔离层为掩膜，对所述浮栅层进行离子注入，以在所述浮栅层的两端形成彼此隔离的第一双掺杂区，其中部分所述第一双掺杂区位于所述图案化的所述绝缘隔离层的下方；以所述图案化的所述第一掩膜层、所述控制栅层以及所述绝缘隔离层为掩膜，蚀刻所述掺杂的浮栅层、隧穿氧化层，以形成具有双掺杂浮栅的栅极叠层结构。

【技术特征摘要】
1.一种半导体存储器件的制备方法，包括：提供半导体衬底，在所述半导体衬底上形成有隧穿氧化层、浮栅层；在所述浮栅层上形成绝缘隔离层、控制栅层以及第一掩膜层；在横向上图案化所述第一掩膜层、所述控制栅层以及所述绝缘隔离层，来定义浮栅的关键尺寸并露出所述浮栅层；以所述图案化的所述第一掩膜层、所述控制栅层以及所述绝缘隔离层为掩膜，对所述浮栅层进行离子注入，以在所述浮栅层的两端形成彼此隔离的第一双掺杂区，其中部分所述第一双掺杂区位于所述图案化的所述绝缘隔离层的下方；以所述图案化的所述第一掩膜层、所述控制栅层以及所述绝缘隔离层为掩膜，蚀刻所述掺杂的浮栅层、隧穿氧化层，以形成具有双掺杂浮栅的栅极叠层结构；在形成所述绝缘隔离层、所述控制栅层以及所述第一掩膜层之前还包括以下步骤：在所述浮栅层上形成第二掩膜层；在纵向上图案化所述第二掩膜层，来定义浮栅的关键尺寸并露出所述浮栅层；以所述图案化的所述第二掩膜层为掩膜，在纵向上对所述浮栅层进行离子注入，以在所述浮栅层的两端形成彼此隔离的第二双掺杂区，其中部分所述第二双掺杂区位于所述图案化的所述第二掩膜层的下方；以所述图案化的所述第二掩膜层为掩膜，蚀刻所述浮栅层、隧穿氧化层，以形成具有所述第二双掺杂区的浮栅层。2.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：在所述栅极叠层结构的侧壁上形成间隙壁；执行源漏注入步骤，以...

【专利技术属性】
技术研发人员：宋化龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31