半导体装置的制造方法制造方法及图纸

实施方式的半导体装置的制造方法中，准备基板，从从液相中在基板的表面生长p型的SiC单晶层，该液相为，含有Si(硅)、C(碳)、p型杂质、以及n型杂质，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合为从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合即第一组合、以及B(硼)和P(磷)的第二组合中的至少一方的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0。

【技术实现步骤摘要】
【专利摘要】实施方式的中，准备基板，从从液相中在基板的表面生长p型的SiC单晶层，该液相为，含有Si(硅)、C(碳)、p型杂质、以及n型杂质，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合为从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合即第一组合、以及B(硼)和P(磷)的第二组合中的至少一方的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0。【专利说明】相关申请的参照:本申请享有2013年9月20日申请的日本专利申请号2013 —194769的优先权利益，在本申请中援引该日本专利申请全部内容。
本专利技术主要涉及。
技术介绍
作为下一代的功率半导体器件用的材料，SiC (碳化硅)备受期待。SiC与Si (硅)相比较，具有带隙为3倍、电击穿强度约为10倍、热传导率约为3倍这样的优良的物性。如果能够活用该特性，能够实现低损失且能够进行高温动作的功率半导体器件。 另一方面，已知SiC单晶中的穿透螺旋位错(Threading ScrewDislocat1n (TSD))、基底面位错(Basal Plane Dislocat1n (BPD))等位错会导致器件特性劣化。
技术实现思路
本专利技术所要解决的课题在于提供能够抑制器件特性的劣化的。 实施方式的中，准备基板，从液相中在基板的表面生长P型的SiC单晶层，液相为，含有Si (硅)、C (碳)、p型杂质及η型杂质，在将P型杂质设为元素Α、将η型杂质设为元素D的情况下，元素A和元素D的组合为第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的一个组合，该第二组合是B(硼)和P(磷)的组合，并且，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0。 通过上述结构，提供能够抑制器件特性的劣化的。 【专利附图】【附图说明】 图1是表示第一实施方式的半导体装置的模式截面图。 图2是表示第一实施方式的的流程图。 图3是表示第一实施方式的的模式截面图。 图4是表示第一实施方式的制造方法中使用的液相生长装置的模式截面图。 图5是表示第一实施方式的的模式截面图。 图6是表示第一实施方式的的模式截面图。 图7是表示第一实施方式的的模式截面图。 图8是表示第一实施方式的的模式截面图。 图9是说明第一实施方式的的作用的图。 图10是说明共掺杂的作用的图。 图11是说明共掺杂的作用的图。 图12是说明共掺杂的作用的图。 图13是说明共掺杂的作用的图。 图14是说明共掺杂的作用的图。 图15是表示η型SiC的情况的Al、N的浓度和方块电阻的关系的图。 图16是表示P型SiC的情况的N、Al的浓度和方块电阻的关系的图。 图17是表示第二实施方式的半导体装置的模式截面图。 图18是表示第二实施方式的的流程图。 图19是表示第二实施方式的的模式截面图。 图20是表示第二实施方式的的模式截面图。 图21是表示第三实施方式的半导体装置的模式截面图。 图22是表示第三实施方式的的流程图。 图23是表示第三实施方式的的模式截面图。 图24是表示第三实施方式的的模式截面图。 图25是表示第四实施方式的半导体装置的模式截面图。 图26是表示第四实施方式的的流程图。 图27是表示第四实施方式的的模式截面图。 图28是表示第四实施方式的的模式截面图。 图29是表示第五实施方式的半导体装置的模式截面图。 图30是表示第五实施方式的的流程图。 图31是表示第五实施方式的的模式截面图。 【具体实施方式】 以下，参照附图对本专利技术的实施方式进行说明。另外，在以下的说明中，对相同的构件等赋予相同的附图标记，对于说明过一次的构件等，适当地省略其说明。 此外，在以下的说明中，η+、η、η —以及ρ+、ρ、P —的表述表示各导电型中的杂质浓度的相对的高低。即η+表示与η相比η型的杂质浓度相对地高、η一表示与η相比η型的杂质浓度相对地低。此外，P+表示与P相比P型的杂质浓度相对地高、P—表示与P相比P型的杂质浓度相对地低。另外，也有时将η+型、η —型仅记作η型，将ρ+型、ρ —型仅记作ρ型。 (第一实施方式) 本实施方式的中，准备基板，在基板的表面，从液相中生长出P型的SiC单晶层，其中，液相为，含有Si (硅)、C (碳)、ρ型杂质、以及η型杂质，在将P型杂质设为元素Ajf η型杂质设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al (铝)和N (氮)、Ga (镓)和N (氮)、以及In(铟)和N(氮)的组合中选出的至少一个组合，第二组合为B(硼)和P(磷)的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0，构成组合的元素A的浓度为I X 1016cm — 3以上I X 1022cm-3以下。 特别是，在SiC单晶层的表面，通过外延生长而形成η型的SiC层，在SiC层的表面，形成P型的第一 SiC区域，在第一 SiC区域的表面，形成η型的第二 SiC区域，在第一SiC区域的表面，形成P型的第三SiC区域，在SiC层、第一 SiC区域的表面，形成栅极绝缘膜，在栅极绝缘膜上，形成栅电极，形成与第二 SiC区域以及第三SiC区域连接的第一电极，形成与SiC单晶层电连接的第二电极。 图1是表示通过本实施方式的制造出的IGBT(InsulatedGate Bipolar Transistor)的结构的模式截面图。 该IGBT100具备ρ型SiC单晶基板10。该ρ型SiC单晶基板10是4Η — SiC基板(PSiC单晶基板)，作为ρ型杂质而包含有杂质浓度为IXlO18以上lX 1022cm —3以下程度的例如Al(铝)。 在ρ型的SiC单晶基板10上，具备通过液相生长法形成的ρ型的SiC单晶层(pSiC单晶层)12。该P型的SiC单晶层12中共掺杂有ρ型杂质和η型杂质。然后，在将ρ型杂质设为元素Ajf η型杂质设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al (铝)和N(氮)、Ga(镓)和N(氮)、或者In(铟)和N(氮)中选择的组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比(浓度D/浓度Α)大于0.33小于1.0。在本实施方式中，构成上述组合的元素A的浓度为I X 1018cm — 3以上lX 1022cm — 3以下。 例如，在Al(铝)和N(氮)、Ga(镓)和N(氮)、或者In (铟)和N(氮)的第一组合的情况下，元素A也可以是从Al(铝)、Ga(镓)或者In(铟)中选择的I种元素。此夕卜，也可以是，由Al (元素A1)和Ga(元素A2)等2种元素、或者Al (元素A1)、Ga(元素A2)、In (元素A3)这3种元素构成。在为多个元素的情况下，考虑成2种或者3种元素一起构成组合的元素A，只要满足上述元素D的浓度相对于元本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其中，从液相中在基板的表面生长p型的SiC单晶层，该液相为，含有Si(硅)、C(碳)、p型杂质及n型杂质，在将所述p型杂质设为元素A、将所述n型杂质设为元素D的情况下，所述元素A和所述元素D的组合为第一组合和第二组合中的至少一方的组合，该第一组合为从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合，该第二组合为B(硼)和P(磷)的组合，并且，构成所述第一或第二组合的所述元素D的浓度相对于所述元素A的浓度的比大于0.33小于1.0。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：西尾让司，清水达雄，太田千春，饭岛良介，四户孝，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP