CMOS晶体管的形成方法技术

一种CMOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底的第一区域和第二区域形成栅极结构；在所述第一区域的栅极结构两侧的半导体衬底内形成第一凹槽；在所述第一凹槽内填充满第一应力层；在所述第二区域的栅极结构两侧的半导体衬底内形成第二凹槽；在所述第二凹槽内填充满第二应力层，所述第二应力层的应力类型与第一应力层相反；在所述第一栅极结构两侧半导体衬底表面形成第一碳化硅外延层，同时在第二栅极结构两侧半导体衬底表面形成第二碳化硅外延层。本发明专利技术能防止CMOS晶体管沟道区出现倒菱锥形尖峰，减小CMOS晶体管的漏电流，提高CMOS晶体管的可靠性以及成品率。

【技术实现步骤摘要】
CMOS晶体管的形成方法
本专利技术涉及半导体制作领域，特别涉及CMOS晶体管的形成方法。
技术介绍
随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如晶体管漏源区的表面电阻和接触电阻相应增加，导致晶体管的响应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。为了降低晶体管漏源区的接触电阻，引入了金属硅化物的工艺方法，所述金属硅化物具有较低的电阻率，可以显著减小漏源极的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低MOS晶体管源极和漏极的表面电阻和接触电阻，从而降低电阻电容延迟时间。现有的自对准金属硅化物技术中，常采用硅化镍作为金属硅化物。由于利用所述硅化镍形成的源极和漏极的接触电阻，具有较小的电阻率、较小的硅消耗、容易达到较窄的线宽，因此，硅化镍被视为一种较为理想的金属硅化物。但是现有技术形成的晶体管仍然存在可靠性差以及成品率低的问题。
技术实现思路
本专利技术解决的问题是提供一种优化的CMOS晶体管的形成方法，抑制晶体管中金属硅化物扩散至不期望区域，从而减小晶体管的漏电流，避免晶体管中出现源区或漏区的击穿或短路，提高晶体管的可靠性和成品率。为解决上述问题，本专利技术提供一种CMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底表面形成有第一栅极结构，所述第二区域的半导体衬底表面形成有第二栅极结构；在所述第一栅极结构两侧的半导体衬底内形成第一凹槽；在所述第一凹槽内填充满第一应力层；在所述第二栅极结构两侧的半导体衬底内形成第二凹槽；在所述第二凹槽内填充满第二应力层，所述第二应力层的应力类型与第一应力层的类型相反；在所述第一栅极结构两侧的半导体衬底表面形成第一碳化硅外延层，同时在所述第二栅极结构两侧的半导体衬底表面形成第二碳化硅外延层；对所述第一栅极结构两侧的半导体衬底和第一碳化硅外延层进行掺杂，形成第一源区和第一漏区；对所述第二栅极结构两侧的半导体衬底和第二碳化硅外延层进行掺杂，形成第二源区和第二漏区；在所述第一碳化硅外延层表面淀积第一金属层，同时在第二碳化硅外延层表面淀积第二金属层；对第一金属层和第二金属层进行退火处理，在第一源区和第一漏区表面形成第一金属硅化物层，同时在第二源区和第二漏区表面形成第二金属硅化物层。可选的，所述第一碳化硅外延层或第二碳化硅外延层的材料中碳的原子百分比为0.5%至5%。可选的，所述第一碳化硅外延层或第二碳化硅外延层的厚度为50埃至300埃。可选的，所述第一碳化硅外延层或第二碳化硅外延层的形成工艺为：外延温度为450度至600度，反应腔室压强为1托至500托，反应气体包括硅源气体和碳源气体，硅源气体为SiH4或SiH2Cl2，碳源气体为C2H4、C3H8或C2H6，反应气体还包括H2、HCl、CH4、CH3Cl或CH2Cl2中的一种或几种，硅源气体、碳源气体、HCl、CH4、CH3Cl、CH2Cl2的流量均为1sccm至1000sccm，H2流量为100sccm至50000sccm。可选的，所述退火处理为一步退火处理或多步退火处理。可选的，所述多步退火处理包括第一步退火处理和第二步退火处理。可选的，所述第一步退火处理为浸入式退火，退火温度为250度至350度，退火时长为20秒至90秒。可选的，所述第一步退火处理为毫秒退火，退火温度为650度至950度，退火时长为0.25毫秒至20毫秒。可选的，所述第二步退火处理为浸入式退火，退火温度为350度至500度，退火时长为20秒至90秒。可选的，所述第二步退火处理为尖峰退火，退火温度为350度至550度。可选的，所述第一金属层或第二金属层的材料为Ni、Pt、W、Ti、Ta或Co的单金属或合金。可选的，所述第一应力层或第二应力层的材料为SiC或SiGe。可选的，所述第一应力层或第二应力层的材料为SiC时，SiC中C的原子百分比为0.1%至10%。可选的，所述第一应力层或第二应力层的材料为SiGe时，SiGe中Ge的原子百分比为10%至50%。可选的，所述第一应力层或第二应力层的形成工艺为：外延温度450度至600度，反应腔室压强1托至500托，反应气体包括硅源气体和碳源气体，硅源气体为SiH4或SiH2Cl2，碳源气体为C2H4、C3H8或C2H6，反应气体还包括HCl、CH4、CH3Cl、CH2Cl2或H2中的一种或几种。可选的，所述第一应力层或第二应力层的形成工艺为：外延温度450度至700度，反应腔室压强1托至500托，反应气体包括硅源气体和锗源气体，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，反应气体还包括HCl、CH4、CH3Cl、CH2Cl2或H2中的一种或几种。可选的，所述第一凹槽或第二凹槽的形状为U形、方形或sigma形。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供一种CMOS晶体管的形成方法，其中，在第一栅极结构两侧的半导体衬底表面形成第一碳化硅外延层，同时在第二栅极结构两侧的半导体衬底表面形成第二碳化硅外延层。首先，所述第一碳化硅外延层或第二碳化硅外延层为后续形成第一金属硅化物层或第二金属硅化物层提供硅原子，且后续形成的第一金属硅化物层或第二金属硅化物层中具有碳原子，所述碳原子可以阻止第一金属硅化物层或第二金属硅化物层中的金属镍向CMOS晶体管沟道区扩散，避免在沟道区内形成倒菱锥形尖峰，从而减小CMOS晶体管的漏电流，提高CMOS晶体管的可靠性及成品率。其次，第一碳化硅外延层和第二碳化硅外延层是同时形成的，减少了CMOS晶体管形成工艺中的热预算，热预算的减少有利于减小CMOS晶体管的形成时间，提高CMOS晶体管的生产效率，且热预算的减少可以防止第一应力层或第二应力层受热产生退应力效应，从而提高CMOS晶体管的载流子迁移率，提高CMOS晶体管的驱动性能。再次，第一碳化硅外延层或第二碳化硅外延层采用外延工艺形成，所述第一碳化硅外延层或第二碳化硅外延层的材料中碳原子分布均匀，因此后续形成的第一金属硅化物层或第二金属硅化物层中碳原子也具有均匀的分布，在第一金属硅化物层或第二金属硅化物层底部区域仍具有较佳的阻挡金属镍扩散的能力。进一步的，形成第一金属硅化物层或第二金属硅化物层的工艺为两步退火处理，第一金属硅化物层或第二金属硅化物层的材料为NiSi，NiSi在硅化镍系列材料中具有电阻率较低且稳定性较高的特性，因此形成的CMOS晶体管的电学性能得到提高。附图说明图1为本专利技术一实施例形成的CMOS晶体管的剖面结构示意图；图2至图11为本专利技术另一实施例CMOS晶体管形成过程的剖面结构示意图。具体实施方式由
技术介绍
可知，现有技术形成的晶体管漏电流大，容易导致晶体管的源区和漏区发生击穿或短路现象，晶体管的可靠性及成品率低。针对CMOS晶体管的形成工艺进行研究，请参考图1：提供半导体衬底100，所述半导体衬底100具有第一区域和第二区域，所述半导体衬底100内形成有浅沟槽隔离结构101，所述半导体衬底100表面形成有第一栅极结构110，所述半导体衬底100表面形成有第二栅极结构120，所述第一栅极结构110和第二栅极结构120两侧形成有侧墙102；在第一栅极结构1本文档来自技高网...

【技术保护点】
一种CMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底表面形成有第一栅极结构，所述第二区域的半导体衬底表面形成有第二栅极结构；在所述第一栅极结构两侧的半导体衬底内形成第一凹槽；在所述第一凹槽内填充满第一应力层；在所述第二栅极结构两侧的半导体衬底内形成第二凹槽；在所述第二凹槽内填充满第二应力层，所述第二应力层的应力类型与第一应力层的类型相反；在所述第一栅极结构两侧的半导体衬底表面形成第一碳化硅外延层，同时在所述第二栅极结构两侧的半导体衬底表面形成第二碳化硅外延层；对所述第一栅极结构两侧的半导体衬底和第一碳化硅外延层进行掺杂，形成第一源区和第一漏区；对所述第二栅极结构两侧的半导体衬底和第二碳化硅外延层进行掺杂，形成第二源区和第二漏区；在所述第一碳化硅外延层表面淀积第一金属层，同时在第二碳化硅外延层表面淀积第二金属层；对第一金属层和第二金属层进行退火处理，在第一源区和第一漏区表面形成第一金属硅化物层，同时在第二源区和第二漏区表面形成第二金属硅化物层。

【技术特征摘要】
1.一种CMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底表面形成有第一栅极结构，所述第二区域的半导体衬底表面形成有第二栅极结构；在所述第一栅极结构两侧的半导体衬底内形成第一凹槽；在所述第一凹槽内填充满第一应力层；在所述第二栅极结构两侧的半导体衬底内形成第二凹槽；在所述第二凹槽内填充满第二应力层，所述第二应力层的应力类型与第一应力层的类型相反；在所述第一栅极结构两侧的半导体衬底表面形成第一碳化硅外延层，同时在所述第二栅极结构两侧的半导体衬底表面形成第二碳化硅外延层；对所述第一栅极结构两侧的半导体衬底和第一碳化硅外延层进行掺杂，形成第一源区和第一漏区；对所述第二栅极结构两侧的半导体衬底和第二碳化硅外延层进行掺杂，形成第二源区和第二漏区；在所述第一碳化硅外延层表面淀积第一金属层，同时在第二碳化硅外延层表面淀积第二金属层；对第一金属层和第二金属层进行退火处理，在第一源区和第一漏区表面形成第一金属硅化物层，同时在第二源区和第二漏区表面形成第二金属硅化物层。2.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一碳化硅外延层或第二碳化硅外延层的材料中碳的原子百分比为0.5%至5%。3.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一碳化硅外延层或第二碳化硅外延层的厚度为50埃至300埃。4.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一碳化硅外延层或第二碳化硅外延层的形成工艺为：外延温度为450度至600度，反应腔室压强为1托至500托，反应气体包括硅源气体和碳源气体，硅源气体为SiH4或SiH2Cl2，碳源气体为C2H4、C3H8或C2H6，反应气体还包括H2、HCl、CH4、CH3Cl或CH2Cl2中的一种或几种，硅源气体、碳源气体、HCl、CH4、CH3Cl、CH2Cl2的流量均为1sccm至1000sccm，H2流量为100sccm至50000sccm。5.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述退火处理为一步退火处理或多步退火处理。6.根据权利要求5所述的CMOS晶体管的形成方法，其特征在于，所述多步退火处理包括第一步退火处理和第二步退火处理。7.根据...

【专利技术属性】
技术研发人员：禹国宾，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31